SU875430A1 - Устройство дл передачи и приема информации - Google Patents

Устройство дл передачи и приема информации Download PDF

Info

Publication number
SU875430A1
SU875430A1 SU802886644A SU2886644A SU875430A1 SU 875430 A1 SU875430 A1 SU 875430A1 SU 802886644 A SU802886644 A SU 802886644A SU 2886644 A SU2886644 A SU 2886644A SU 875430 A1 SU875430 A1 SU 875430A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
control
register
switch
Prior art date
Application number
SU802886644A
Other languages
English (en)
Inventor
Геннадий Брунович Герман
Георгий Стефанович Дедык
Владимир Иванович Иванов
Марат Петрович Цырульник
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU802886644A priority Critical patent/SU875430A1/ru
Application granted granted Critical
Publication of SU875430A1 publication Critical patent/SU875430A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

Изобретение относитс  к технике ,1ередачи дискретной информации и может быть использовано в бортовых системах телеинформации и телесигнализации .
Известно устройство, содержащее триггер маркера передачи, в каждом канале триггер буфера данных, триггер передачи. В процессе передачи информации производитс  последовательна  загрузка триггеров под управлением блока анализа управл ющих слов. При этом каждому каналу в области главной пам ти соответствует свой набор управл ющих /слов, в которых наход тс  как слова, подлежащие передаче, так и управл юща  информаци  .
В процессе передачи под управлением блока анализа управл ющих слов производитс  чтение управл ющих слов из главной пам ти и пересылка их в блок, анализа управл ющих слов. Далее производитс  корректировка уп
равл ющих слов и пересылка их в главную пам ть. Подобна  оггераци  производитс  при выдаче каждого бита по каждому из каналов 1 .
Недостатком этого устройства  вл ютс  ограниченные функциойальные возможности из-за снижени  возможного количества обслуживаемых каналов и диапазона рабочих скоростей. В нем ограничено вьтолнение более сложных алгоритмов по контролю информации и приоритетной выборке каналов высокие аппаратурные затраты в пересчете на один обслуживаемый канал, так как при вьздаче каждого бита по каждому из каIS налов производитс  чтение и запись управл ющих слов в пам ть процессора.
Известно устройство дл  передачи и приема сигналов телеинформации, содержащее на передающей стороне последова20 тельно соединенные формирователь тактовых импульсов, счетчик тактов и логический коммутатор, а также выходной согласующий блок, а на приемной стороне - последовательно соединенные вхоной согласутощий блок и блок фазировани  и формировани  тактовых импульсов , счетчик тактов и логический коммутатор , выходы которого подключены ко входам соответствук)щих исполнителных узлов f 2 .
Наиболее близким к предполагаемом  вл етс  устройство передачи и прием сигналов телеинформации, содержащее на передающей стороне формирователь тактовых импульсов, выход которого соединен со входом Ьчетчика тактов и первым входом регистра сдвига, первые выходы счетчика тактов соединены с управл ющими входами коммутатора, второй выход - через последовательно соединенные счетЧик диклов и переключающий триггер с первыми входами блока управлени , второй вход которого соединен с выходом коммутатора, выход блока, управлени  соединен со вторым входом регистра сдвига, выход которого соединен с четвертым входом блока управлени  и входом выходного согласующего блока, на приемной стороне - входной выход которого соединен непосредственно с первьми входами регистра сдвига и полусумматора и через блок фазировани  с первыми входами счетчика циклов, счетчйКа тактов и входом формировател  тактовых импульсов, выход регистра сдвига соединен с первым входом коммутатора и вторым входом полусумматора, выход которого соединен со вторым входом счетчикациклов, выходы которого через переключающий триггер со вторым входом коммутатора, выход формировател  тактовых импульсов соединен со Вторым входом регистра сдвига и вторым входом счетчика тактов, выходы которого соединены с третьими входами коммутатора, выходы которого соединены со входами соответствующих исполнительных элементов f3j.
Недостаток устройства заключаетс  в низкой достоверности или при приемлемой достоверности малым быстродействием .
.Цель изобретени  - повышение достоверности устройства.
Поставленна  цель достигаетс  тем что в устройство передачи и приема информации, содержащее на передающей стороне формирователь тактовых импульсов , первый вход которого через блок управлени  коммутатором соединен с управл ющими входами коммутатора, информационные входы которого соединены со входами устройства, выход коммутатора соединен с первым входом бл. ка управлени , первые выходы которогч
соединены со входами выходного регистра , выход которого соединен со вторым входом бпока управлени  и пернымвходом выходного согласующего бло ка, счетчик циклов, выходы которого
через переключающий триггер соединены с третьими входами блока управлени , на приемной стороне - входной согласующий блок, выход которого соединен с первым входом приемного регистра,
первым входом полусумматора и входом блока дозировани , выход которого соединен с первым входом счетчика и первым входом формировател  тактовых импульсов , первый выход которого соединен со вторым входом приемного регистра , второй выход формировател  тактовых импульсов через блок управлени  коммутатором соединен с первыми входами коммутатора, выходы счетчика цикЛОВ через переключающий триггер соединены со вторым входом коммутатора, выходы которого соединены со входами соответствующих исполнительных элементов,введен на передающей стороне - формирователь контрольных разр дов , выход которого соединен со вторым входом выходного соглас5тощего блока , выход формировател  тактовых импульсов соединен со входом счетчика циклов, тактирующих входом формировател  контрольных разр дов и четвертым
входом блока управлени , второй и третий выходы которого соединены соответственно с третьим входом выходного согласунщего блока и управл ющим входом формировател  контрольных разр дов, информационный вход которого соединен с выходом регистра , на приемной стороие введены блок проверки контрольных разр дов,
нформацноишл регистр к формирователь импульса сброса, выход которого соёдине  со вторьм входом счетчика циклов, выход входного согласующего блока соеданен с ннформационнь входом блока проверки контрольных разр дов , первый управл ющий вход которого соединен с выходом блока фазировани , второй управл ющий вход блока проверки контрольных разр дов объедииеи с у1фавл ющими входами формировател  импульса сброса информационного регистра и подключен к первому выходу формировател  тактовых импульICOB , выход блока проверки контрольных разр дов соединен со вторым входом формировател  импульса сброса и входом управлени  записью информационного регистра, входы параллельной записи которого соединены с выходами приемного регистра, первый выход информационного регистра соединен с третьим входом коммутатора, второй выход - со входом последовательной записи информационного регистра и вторым входом полусумматора, выход которого соединен с третьим входой формировател  импульса сброса.
На чертеже представлена структурнй  схема предлагаемого устройства.
Устройство дл  передачи и-приема информации содержит на передающей стороне формирователь 1 тактовых импульсов , блок 2 управлени  коммута тором, коммутатор 3, счетчик 4 циклов , переключающий триггер 5, блок 6 управлени , выходной регистр 7, формирователь 8 формировани  контрольных разр дов, выходной согласующий блок 9, а на приемной стороне - входной согласующий блок 10, блок П фазировани , приемный регистр 12, ин- формационный регистр 13, полусумма .тор 14, формирователь 15 импульса сброса, счетчик 16 цикла, блок 17 проверки контрольных разр дов, переключающий триггер 18, формирователь 19 тактовых импульсов, блок 20 управлени  коммутатором, коммутатор 21, исполнительные элементы 22, канал 23 св зи.
Устройство работает следующим образом .
Сигналы телеинформаций поступают на соответствующие информационные входы коммутатора 3, управл ющие входа которого соединены с блоком 2 управлени , который формирует сигналы как счетчик тактовых импульсов, постутгаю- щих от формировател  1 или по команде оператора или программным путем.
На выходе коммутатора 3 формируетс  кодова  комбинаци , котора  noctyпает на блок 6 управлени . Входы управлени  этого блока соединены через переключающий триггер 5 со счётчиком 4 таким образом, что перва  кодова  комбинаци  формируема  коммутатором 3 через блок 6 управлени  записываетс  в регис.тр 7, управл емый сигналами с формировател  1. После записи полной кодовой комбинации счетчик 4 переключает триггер 5, которьм запрещает в регистр 7 информации с коммутатора 3 и разрешает запись с выхода регистра 7. Таким образом, обеспечиваетс  циклическое повторение кодовой комбинации, записанной в регистре 7. Число циклов повторени  определ етс  счетчиком 4 циклов и выбираетс  исход  из качества канала 23 св зи. Через выходной согласующий блок 9 кодова  комбинаци  поступает в канал 23 св зи с темпом, определ емые блоком 6 управлени . Кроме этого, информаци  поступает на вход формировател  9 контрольных разр дов с блока 8. Количество разр дов определ етс  длиной информационной посылки и качеством канала 23 св зи.
После передачи контрольных разр дов блок 6 управлени  вновь разрещает сдвиг регистра 7 - начинаетс  новы цикл. После передачи заданного количества циклов счетчик 4 устанавливаетс  в исходное состо ние, перевод  переключающий триггер 5 в исходное состо ние , т.е. разрешаетс  запись в регистр 7 новой информации с коммутатора 3 через блок 6 управлени .
Через входной согласук  ий блок 10 информационна  посылка поступает в приемный регистр 12 и блок 11 фазировани  . Блок 1I фазировани  формирует сигнал, который осуществл   начальную установку формировател .19, обеспечивает синхронизацию приемногорегистра 1 2.
Формирователь 19 тактовых импульсов формирует управл ющие сигналы таким образом, что регистр 12 сдвигаетс  на количество информационных сигналов в посылке, далее идет проверка контрольных разр дов приход щих из-канала 23 св зи с контрольными разр дами , сформированными в блоке 17. При сравнении контрольных разр дов блок 17 формирует импульс записи информации с регистра 12 в регистр 13. Емкость регистров 12 н 13 выбрана равной числу символов в кодовой комби- „ нации, поэтому- в момент по влени  на входе первого символа второй кодовой комбинации на выходе регистра 43 по вл етс  первый символ первой комбинации и т.д.

Claims (3)

1.Патент еША № 3311889, кл. 340-172,5, опублик. 1978.
2.Парикожжа И.А. и др. Система телесигнализации дл  неррерьгоной передачи сигналов телеинформации по телеграфным каналам .-Сб. научных трудов КФ ЦНИИСК, 1968, с. 91-95.
3.Авторское свидетельство СССР 9 698032, кл. G 08 С 19/28, 1979 (прототип).
А
- -Д--
SU802886644A 1980-02-20 1980-02-20 Устройство дл передачи и приема информации SU875430A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802886644A SU875430A1 (ru) 1980-02-20 1980-02-20 Устройство дл передачи и приема информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802886644A SU875430A1 (ru) 1980-02-20 1980-02-20 Устройство дл передачи и приема информации

Publications (1)

Publication Number Publication Date
SU875430A1 true SU875430A1 (ru) 1981-10-23

Family

ID=20879502

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802886644A SU875430A1 (ru) 1980-02-20 1980-02-20 Устройство дл передачи и приема информации

Country Status (1)

Country Link
SU (1) SU875430A1 (ru)

Similar Documents

Publication Publication Date Title
SU875430A1 (ru) Устройство дл передачи и приема информации
KR830008576A (ko) 모듀울 전송통신을 위한 인터페이스 장치
SU471583A1 (ru) Устройство дл передачи информации из цифровой вычислительной машины в линию св зи
SU1762307A1 (ru) Устройство дл передачи информации
SU1001074A1 (ru) Устройство сопр жени
SU760070A1 (ru) Преобразователь последовательного кода в параллельный1
SU847316A1 (ru) Устройство дл сопр жени
SU1149238A1 (ru) Устройство дл ввода информации
SU773613A1 (ru) Устройство дл вывода информации
SU1081637A1 (ru) Устройство дл ввода информации
SU1727213A1 (ru) Устройство управлени доступом к общему каналу св зи
SU1084775A1 (ru) Устройство дл ввода информации
SU1728975A1 (ru) Устройство выбора каналов
RU2018942C1 (ru) Устройство для сопряжения абонентов с цвм
SU1176360A1 (ru) Устройство дл передачи и приема информации
SU705490A1 (ru) Адаптивное телеметрическое устройство
SU857967A1 (ru) Устройство сопр жени
SU1690205A1 (ru) Оптоволоконна система передачи информации
SU703800A1 (ru) Устройство дл сопр жени цифровой вычислительной машины с внешними устройствами
SU1338020A1 (ru) Генератор М-последовательностей
SU1068927A1 (ru) Устройство дл ввода информации
SU974365A2 (ru) Устройство ввода информации в ЭВМ
SU1647580A1 (ru) Устройство дл сопр жени ЭВМ с каналом передачи данных
SU1282108A1 (ru) Устройство дл сопр жени датчиков с ЭВМ
SU736086A1 (ru) Устройство дл сопр жени