SU1448393A1 - Программируемое устройство управлени - Google Patents

Abstract

Изобретение может быть исполь- зовано в устройствах выработки импульсных сигналов управлени  микросхемами с зар довой св зью. Цель изобретени  - расширение функциональных возможностей устройства.Программируемое устройство содержит генератор тактовых импульсов, блок формировани  фазовых сигналов, блок ком- мутации, блок формировани  адресов. В устройство введены блок пам ти, блок счета,, блок формировани  команд, В описании приведены примеры реализации блока формировани  адресов и блока формировани  команд. Устройство обеспечивает повыиение оперативности перепрограммировани  при управлении микросхемами с зар довой св зью, 2 з. , ф-лы, 4 иЛа $

Description

4i 4;

00 О9 СО

„л.

Изобретение относитс  к импульсной технике и может быть использовано в устройствах выработки импульсных сигналов управлени  микросхемами с зар - довой св зью, в том числе фоточувствительными микросхемами с зар довой св зью (ФМЯС).

Целью изобретени   вл етс  расширение его функциональных возможностей путем увеличени  оперативности пере программировани  при управлении микросхемами с зар довой св зью.

На фигЛ представлена функциональна  схема предлагаемого программируемого устройства управлени ; на фиг.2 функциональна  схема блока формировани  фазовых сигналов; на фиг. 3 и 4 - временные диаграммы, по сн ющие работу устройства.

Устройство {фкг,1 содержит генератор i тактовых импульсов с выходами 2-6, блок 7 формировани  адресов с входами 8-10, выходом 11, адресными выходами 12 и адресными выходами 13 управлени , блок 14 пам ти с адресными входами 15, входами 16 ддн- . ных, выходами 17 данных, входом 18 считывани , входом 19 записи, блок 20 счета со счетным входом 21, входо 22 установки, входами 23 данных, выходом 24, выходами 25 данных, блок 26 формировани  команд с входом 27 синхронизации, тактовьши входами 28 и 29, входом 30 управлени , выходами 31-35, блок 36 коммутации с входом 37 управлени  остановкой, адресными входами 38, блок 39 формировани  фазовых сигналов с тактовыми входами 40-42, входами 43-45 управ- лени , выходами 46-54.

Адресные выходы 12 блока 7 формировани  адресов соединены с адресными входами 15 блока 14 пам ти, входы 16 данных и выходы 17 данных кото рого соединены соответственно с выходами 25 данных и входами 23 данных блока 20 счета, выход 24 которого соединен с входом 8 блока 7 формировани  адресов и входом 27 синхрони- зации блока 26 формировани  команд. Адресные входы 38 блока 36 коммутации соединены с адресными выходами 13 управлени  блока 7 формировани  адресов, входы 9 и 10 и выход 11 ко

торого соединены соответственно с вы- ходами 31 и 32 и входом 30 управлени  блока 26 формировани  команд, выход 33 которого соединен со счет

0

5 д 0

дз ел

5

55

ным входом 21 блока 20 счета, вход 22 установки которого соединен с входом 18 считывани  блока 14 пам ти и выходом 34 блока 26 формировани  команд , выход 35 которого соединен с входом 19 записи блока 14 пам ти.Тактовые входы 28 и 29 блока 26 формировани  команд и тактовые входы 40-42 блока 39 формировани  фазовых сигналов соединены с соответствующими выходами 2-6 генератора I тактовых импульсов . Выходы блока 36 коммутации соединены с входами 43-45 блока 39 формировани  фазовых сигналов, выходы 46-54 которого  вл ютс  выходами устройства.

Влок 7 формировани  адресов содержит счетчик 55 адресов, триггер 56 данных, инвертор 57, элементы И 58 - 62. Выход триггера 56 данных соединен с входом данных счетчика 55 адресов , выход первого разр да которого  вл етс  выходом II блока 7. Выходы остапьных разр дов счетчика 55 соединены с соответствующими первыми входами элементов И 59-62 и  вл ютс  адресными выходами 13 управлени  блока 7. Вторые входы элементов И 59-62 объединены и  вл ютс  входом 10 блока 7. Выходы элементов И 59-62  вл ютс  адресными выходами 12 блока 7. Вход сброса триггера 56  вл етс  входом 8 блока 7 и через инвертор 57 соединен с тактовым входом счетчика 55, выход переполнени  которого соединен с первым входом элемента И 58, второй вход которого соединен с входом установки триггера 56, который  вл етс  входом 9 блока 7. Выход элемента И 58 соединен с входом записи счетчика 55.

Кпок 26 формировани  команд со- : держит триггер 63 управлени ,счетчик

64управлени , дешифраторы 65 и.66, элементы И 67 - 72, инвертор 73, резистор 74, конденсатор 75, элемент И-НЕ 76, элементы ИЛИ 77 и 78.

Вход установки триггера 63  вл етс  входом 27 синхронизации блока 26 и соединен с первым входом элемента ИЛИ 78, второй вход которого соединен с первым выходом дешифратора

65и первым входом элемента ИЛИ 77, второй вход которого соединен с выходом элемента И 69, первый вход которого  вл етс  тактовым входом 28 блока 26. Второй вход элемента И 69 соединен с инверсным выходом триггеpa 63, пр мой выход которого соединен с первым входом элемента И 67, . второй вход которого  вл етс  тактовым входом 29 блока 26, Выход элемента И 67 соединен с тактовым входом счетчика 64, выходы которого соединены с соответствующими входами дешифраторов 65 и 66, Вход управлени  дешифратора 65  вл етс  входом 30 управлени  блока 26, Второй выход дешифратора 65 соединен с первыми входами элементов И 70 и 71. Третий выход дешифратора 65 соединен с вторым входом элемента И 71 и первым входом элемента И 72, второй вход которого соединен с выходом элемента И-НЕ 76 и третьими входами элементов И 69 и 71. Выход элемента И 71  вл етс  выходом 32 блока 26. Ьыход элемента И 72  вл етс  выходом 35 блока 26.

I

Выход дешифратора 66 соединен с вторыг- входом элемента И 70, третий вход которого  вл етс  выходом 31 блка 26 и соединен с выходом элемента ИЛИ 78, с первым входом элемента И-НЕ 76 и через последовательно соединенные инвертор 73 и интегрирующую цепЬ на резисторе 74 и конденсаторе 75 с вторым входом элемента И-НЕ 76. Выход элемента И 70  вл етс  выходом 34 блока 26« Выход элемента И 70  влетс  выходом 34 блока 26. Выход элемента ИЛИ 78 соединен с первым входом элемента И 68, второй вход которго соединен с выходом переполнени  счетчика 64. Выход элемента И 68 соединен с входом установки счетчика 64 и входом сброса триггера 63.

Блок 39 формировани  фазовых сигналов (фиг.2) содержит элементы 79 - 81 формировани  фаз и коммутатор 82.

Тактовые входы элементов 79-81-  вл ютс  соответствзпощими тактовыми входами 40-42 блока 39. Входы разрешени  элементов 79-81  вл ютс  соответствующими входами 43-45 управлени  блока 39. Выходы элемента 79  вл ютс  соответствующими выходами 46-48 блока 39. Выходы элемента 81  вл ютс  соответствующими выходами 52-54 блока 39. Вход разрешени  элемента 79 соединен с входом разрешени  коммутатора 82, выходы которого  вл ют с  выходами 49-51 блока 39. Выходы элемента 79 соединены с первыми входами коммутатора 82, вторые

0

5

0

5

входы которого соединены с соответ- ствующимк выходами элемента 80.

ITporpaMNrnpyeMoe устройство управлени  работает следующим образом.

Входы 15,16, 18 и 19 блока 14 и вход 37 блока 36 (фиг,) соединены с шинами внешнего управлени  устройством следующим образом: по шинам к .входам 15,16 и 19 осуществл етс  запись начальных условий и управление этой записью; по шине к входу 18 подаетс  разрешение на пуск устройства и остановку его работы; по шине к входу 37 подаетс  сигнал фиксации выходных сигналов без прерывани  внутренней последовательности работы блоков устройства (это вход Выбор кристалла ЮУ в блоке 36). Элементы 79-81 формировани  фаз (фиг.2) служат дл  распределени  последовательности импульсов с тактового входа С на выходы так, что на смежных выходах обеспечиваетс  перекрытие выходных сигналов на заданную длительность, определ емую обычно длительностью входного тактового импульса . Входы разрешени  V элементов 79-71 управл ют началом и окон0 чанием формировани  пачки импульсов на выходах элементов.

На фиг. 3 приведены следующие временные диаграммы сигналов в устройстве: а, б - тактовые сигналы генератора } тактовых импульсов по выходу 2 и выходу 3; в - сигналы на выходе 11 блока 7 формировани  адресов; г - сигналы окончани  счета на счетном выходе 24 блока 20 счета; д - сигналы текущего состо ни  блока 20 счета по выходу 25 данных; е - выходной сигнал блока 26 по первому выходу 31 дл  управлени  блоком 7 формировани  адресов; ж - выходной

g сигнал управлени  блока 26 по выходу 32 дл  управлени  адресом, форми- руемьм блоком 7 формировани  адресов; 3 - сигналы по выходу 33 блока 26,  вл ющиес  счетньп-ш импульсами блока 20 счета; и - сигнал по выходу 34 блока 26 дл  организации чтени  блока 14 пам ти; к - сигнал по выходу 35 блока 26 дл  организации режима записи блока 14 пам ти.

На фиг о 4 приведены следующие временные диаграммы сигналов в устройстве: а - сигналы текущего состо ни  блока 20 счета по выходу 25 данных; б-г - сигналы на тактовых вхо5

0

0

5

дах 40-42 блока 39 формировани  фазовых сигналов, поступающие с выходов 4-6 генератора I; д-ж - сигналы на входах 43-45 управлени  блока 39, поступающие с выходов блока 36 коммутации; з-р - выходные сигналы блока 39,  вл ющиес  выходными сигналами устройства, В устройстве, предназначенном дл  управлени  фоточувствительными микросхемами с зар довой св зью (ФМЗС), длительность импульса Тд, сигнала фиг.4д задает врем  переноса зар дов из секции накоплени  (СН) в секцию пам ти (СП) ФМЗС; длительность импульса Тд сигнала фиг,4е задает врем  сдвига зар дов одной строки (или последовательно нескольких строк) из СП в выходной регистр (ВР) ФМЗС; длительность импульса Т, сигнала фиг.4ж задает врем  выноса зар дов из ВР ФМЗС на выход ФМЗС,Соответственно дл  управлени  СН ФМЗС предназначены сигналы фиг,4з-к, дл  управлени  СП ФМЗС - сигналы фиг,4л-н; дл  управлени  ВР ФМЗС - сигналы фиг,4о-р. Эти.сигналы приведены дл  случа  трехфазного режима управлени  ФМЗС,

В блок 14 пам ти предварительно под действием сигналов извне на входы 15,16 и 9 записаны исходные начальные данные: по адресу А1 - число NJ определ ющее количество выходных импульсов в пачке по выходам 52-54 и завис щее от числа элементов в выходном регистре (ВР).ФМЗС; по адресу А2 записано число S, определ ющее количество выходных импульсов в пачке по выходам 49-51 и завис щее от числа строк зар дов, вводимых из СП и суммируемых в ВР ФМЗС между двум  последовательными выводами за- , р дов из ВР на выход ФМЗС; по адресу A3 записано число М, определ ющее как количество импульсов, одновременно формируемых по выходам 46-51, и завис щее от количества строк в СН и СП ФМЗС, переносимых при перезаписи зар дов из СН в СП, так и определ ющее количество пачек импульсов по выходам 49-54, задающее перенос стро из СП и В и из ВР на выход ФМЗС. Дополнительно используетс   чейка пам ти блока 14 по адресу АО. Могут быть использованы и другие адреса, если алгоритм управлени  мен етс .

После исходного этапа записи начальных данных в блок 14 пам ти через шины, подключенные к входам 15 и 16, под действием внешнего сигнала записи по шине к входу 19 записи, снимаетс  внешний блокирующий сигнал с внешней тины к входу 18 считывани  и начинаетс  цикл работы устройства. Данные по адресам А1 - A3 в процессе формировани  выходных сигналов

не измен ютс , а данные, содержащиес  в блоке 14 пам ти по нулевому адресу АО, мен ютс  под действием импульсов записи - считывани , формируемых блоком 26 на входах 18 и 19

5 блока 14 пам ти. В начале цикла управлени  по адресу АО блока 14 записано число М,

Основой работы устройства  вл ет- с  выработка блоком 20 счета времен0 ных интервалов, длительность которых определ етс  величинами М, S, N, В процессе работы первоначально вырабатываетс  временной интервал Тд М .- f.

0

5

(фиг.З) с длительностью,

5 пропорциональной М, соответствующий переносу из СН в СП управл емой ФМЗС, Затем с помощью блока 26 формировани  команд производитс  замена данных М на входе 23 блока 20 счета на величину S с последующим формированием этим блоком 20 временного интервала Т S- f (фиг.З), пропорционального числу S, В течение этого интервала в управл емой ФМЗС осуществл етс  перенос зар дов в ВР, Затем путем смены данных по входам 23 и подсчета импульсов с входа 21 блоком 20 счета формируетс  временной интервал Т Nf,, с длительQ ностью, пропорциональной N, в течение которого в управл емой ФМЗС зар ды вынос тс  из ВР на выход.

Затем из блока 14 пам ти в блок 20 счета записываетс  число М, из неg го под действием управл ющих сигналов блока 26 вычитаетс  единица, а результат вычитани  переписываетс  по адресу АО в блок 14 пам ти. Такой процесс циклически повтор етс ,на- чинй  с момента записи числа М в блок 20 счета до тех пор, пока содержимое блока 20 счета после очередного вычитани  единицы не сравниваетс  с нулем. Это соответствует заверщеgg нию формировани  цикла выходных сигналов устройства при управлении матричной ФМЗС в режиме выноса из СП массива зар дов через ВР ФМЗС на ее выход. После этого этапа осуществл 0

етс  перезапись в блоке 14 пам ти числа М с адреса A3 по адресу АО, В результате выполнени  последовательности , рассмотренных операций блоком 20 счета формируютс  сигналы с опре- целенной длительностью, поступающие на блок 7 формировани  адресов,сигналы с адресного выхода 13 которого поступают на блок 36 комм тации,ко- |торый распредел ет их по входам

управлени  блока 39 формироваадресу АО. В интервале време1т ТЗ ,(фиг. Зд) блок 20 осуществл ет счет и пульсов, поступающих на его счетный вход 21 с выхода 33 блока 26 (фиг.Зд которые формируютс  из сигналов генератора 1 с его выхода 2 и количес во которых равно М, при этом момент окончани  счета фиксируетс  по влен 10 ем на выходе 24 блока 20 счета уров н  логического нул  (фиг.Зг). Блок 36 KOMNfyTautHH в соответствии с адре ной комбинацией на адресных входах 38 при наличии внешнего разрешающени  фазовых сигналов (фмг.4).Пачки выходных сигналов формируютс  из сигналов генератора 1 блоком 39 под дей- 15 г о сигнала на входе 37 формирует на ствием сигналов на его входах 43-45. одном из выходов сигнал (фиг.4д) с

Таким образом на одном блоке 20 счета за счет совмещени  функций осуществл етс  операци  счета чисел,определ емых числом строк в СП и СН ФМЗС, числом строк, переносимых в один фрагмент цикла в ВР ФМЗС из ее

длительностью, пропорциональной чисfтг вырабатываелу М, т.е. Тд, М

20

мой блоком 20 счета. Начало временно го интервала Т (фиг.4д) совпадает с моментом выставлени  адреса A3 в блоке 7 формировани  адреса, а исходные логические уровни задаютс  при включении устройства.

СП, а также числом элементов в ВР ФМЗС. Длительность, временных интервалов на выходах блока 26 формировани  команд определ етс  частотой тактового сигнала (фиг.Зб), поступающего с выхода 3 генератора 1 на вход 29 блока 26.

Рассмотрим более детально работу устройства.

В начале цикла в интервал времени Т1 (фиг.3ж,и) на вькодах 32 и 34 блока 26 (фиг.1) по вл ютс  уровни

логического нул , под действием кото- ге при единице на входе A3 на выхо- рых в блоке 7 формировани  адресов дах 46-51 (фиг.4з-н) осуществл етс 

40

формирование импульсов дл  управлени  фазами СН и СП управл емой МЗС в режиме перезаписи зар дов из СН в СП. В результате зар довые сигналы из СН сдвигаютс  в СП ФМЗС.

В интервал времени Т4 (фиг.Зд) на выходах 34 и 32 блока 26 по вл етс 

уровень логического нул , при этом

выставл етс  нулевой адрес АО и производитс  чтение по этому адресу блока 14 пам ти с записью результата чтени  в блок 20 счета по входу 23. Далее в интервал времени Т2 (фиг.Зд)- по вл етс  импульс окончани  интервала времени управлени  выносом зар дов из СП управл емой ФМЗС (фиг.Зе), по которому в блоке 7 адресов выстав- 45 производитс  чтение блока 14 пам ти л етс  адрес A3, соответствующий чте- по нулевому адресу АО с одновремен- |Нию блока 14 пам ти с одновременным ной записью результата чтени  в блок |занвсением результата чтени  М в блок 20 счета. Следующим тактовым импуль- 20 счета. Импульс с вывода 31 блока сом по выходу 3 генератора 1 в ин- 26 (момент времени Т2 на ) постузд . тервапе времени Т5 (фиг.З) на выхо- пает на входы схемы задержки, вьтол- де 33 блока 26 по вл етс  уровень ненной на инверторе 73, резисторе 74, конденсаторе 75, элементе И-НЁ 76, после прохождени  которой на выходах 35 и 32 блока 26 (фиг.3ж,к) по вл ютс  уровни логических нулей, при ,,- этом производитс  перезапись данных М с выходов 25 блока 20 в блок 14 па55

логического нул  с второго выхода дешифратора 65, при этом из содержимого в блоке 20 счета вычитаетс  единица . Далее импульсами записи и выставлени  адреса блока 14 пам ти в интервал Т6 (фиг.3ж,и) производитс  запись результата вычитани  из блока 20 счета в блок 14 пам ти. При этом

м ти по входам 16 данных по нулевому

483938

адресу АО. В интервале време1т ТЗ ,(фиг. Зд) блок 20 осуществл ет счет импульсов , поступающих на его счетный вход 21 с выхода 33 блока 26 (фиг.Зд), которые формируютс  из сигналов генератора 1 с его выхода 2 и количество которых равно М, при этом момент окончани  счета фиксируетс  по влени- 10 ем на выходе 24 блока 20 счета уровн  логического нул  (фиг.Зг). Блок 36 KOMNfyTautHH в соответствии с адресной комбинацией на адресных входах 38 при наличии внешнего разрешающе15 г о сигнала на входе 37 формирует на одном из выходов сигнал (фиг.4д) с

длительностью, пропорциональной чисfтг вырабатываелу М, т.е. Тд, М

мой блоком 20 счета. Начало временного интервала Т (фиг.4д) совпадает с моментом выставлени  адреса A3 в блоке 7 формировани  адреса, а исходные логические уровни задаютс  при включении устройства.

Блок 39 получает разрешение пропускани  сигналов с генератора I на длительность интервала Тд,{фиг.4д) по входу 43. При этом коммутатор 82 (фиг.2) под действием единицы на его

входе разрешени  пропускает на выходы 49-51 сигналы с выходов элемента 79 (при нуле на его входе разрешени  на выходы 49-51 пропускаютс  сигналы с выходов элемента 80). В ито

формирование импульсов дл  управлени  фазами СН и СП управл емой МЗС в режиме перезаписи зар дов из СН в СП. В результате зар довые сигналы из СН сдвигаютс  в СП ФМЗС.

В интервал времени Т4 (фиг.Зд) на выходах 34 и 32 блока 26 по вл етс 

производитс  чтение блока 14 пам ти по нулевому адресу АО с одновремен- ной записью результата чтени  в блок 20 счета. Следующим тактовым импуль- сом по выходу 3 генератора 1 в ин- тервапе времени Т5 (фиг.З) на выхо- де 33 блока 26 по вл етс  уровень

уровень логического нул , при этом

производитс  чтение блока 14 пам ти по нулевому адресу АО с одновремен ной записью результата чтени  в бло 20 счета. Следующим тактовым импуль сом по выходу 3 генератора 1 в ин- тервапе времени Т5 (фиг.З) на выхо- де 33 блока 26 по вл етс  уровень

производитс  чтение блока 14 пам ти по нулевому адресу АО с одновремен- ной записью результата чтени  в блок 20 счета. Следующим тактовым импуль- сом по выходу 3 генератора 1 в ин- тервапе времени Т5 (фиг.З) на выхо- де 33 блока 26 по вл етс  уровень

логического нул  с второго выхода дешифратора 65, при этом из содержимого в блоке 20 счета вычитаетс  единица . Далее импульсами записи и выставлени  адреса блока 14 пам ти в интервал Т6 (фиг.3ж,и) производитс  запись результата вычитани  из блока 20 счета в блок 14 пам ти. При этом

происходит подсчет числа импульсов, равных числу строк, выносимых из СП,

В интервале времени Т7 (фиг.Зд) с помощью импульса чтени  фиг,3и) осуществл етс  чтение блока J4 пам ти по адресу А2 с записью результата S в блок 20 счета.

Затем в интервале времени Т8 (фиг.Зд) на счетный вход 21 блока 20 счета поступают импульсы через блок 26 по его выходу 33 (фиг.Зз), по входу 22 с выхода 34 блока 26, пульсы, частота которых задаетс  генератором 1 по выходу 2 (фиг.За)S а момент окончани  счета фиксируетс  по влением на выходе 2Д блока 20 счета уровн  логического нул  (диаграмма г в окончание момента времени

,144839310

Длительность временного интервала Т9 равна временных интервалов Т4 - T6j чем обеспечиваетс  равна  временна  вьщержка при подготовке операций переноса определенного количества строк в ВР из СП и выноса зар дов из ВР на выход ФМЗС. При необходимости из временных интервалов Тд

10 дл  управлени  СП ФМЗС (фиг.4е) и Т дл  управлени  ВР ФМЗС (г.4ж) можно исключить временной интервал, отводимый блоку 39 на выработку управл ющих команд, соответственно уменьшив

15 S, N и TS, Т.

В интервале времени Т10 ((|иг.3д) на выходе 34 блока 26 по вл етс  уровень логического нул , с помощью кото- рого производитс  чтение блока 4

Т8 на фиг.З). В соответствии с выра 20 пам ти по адресу А1 и запись резульботанной импульсной последовательностью и установленным адресом на входах 38 блок 36 формирует разрешающий импульс (.4е) с длительностью , пропорциональной числу Я, т.е. Тд S fTi который отправл етс  на вход 44 управлени  блока 39. На вьпсодах каждой из 3- групп т.е. на выходах 46-48; 49-51 или 52-54 блока 39 вырабатываютс  импульснь}е сигналы при условии по влени  логической единицы на входах 43 - 45 управлени  соответственно каждой из этих групп и логики работы блока 39 (фиг.2).

Так в результате поступлени  логической единицы с выхода блока 36 на вход 44 блока 39 формируетс  выходна  импульсна  последовательность на выходах 49-51 (фиг,4л-и),с помоар)Ю которой необходимое количество зар довых строк ФМЗС переноситс  из ее секции пам ти в ее выходной регистр.

В интервале времени Т9 (фиг.Зд) блок 26 формировани  команд получает запрет на формирование импульсов в виде подачи на его вход 30 управлени  уровн  логической единицы с выхода 11 блока 7 формировани  адресов Сигнал запрета представл ет собой выходной сигнал одного из выходш 1х разр дов счетчика 55. По вление сигнала запрета необходимо дл  исключени  на этапе формировани  сигналов управлени  выносом зар дов из выходного регистра (ВР) управл емой ФМЗС несанкционированной операции уменьшени  на единицу числа, хранимого по адресу АО в блоке 14 пам ти.

ата N в блок 20 счета; далее в интервале времени Т11 (фиг.Зд) блок 20 счета осуществл ет счет импульсов, подаваемых на его счетный вход 21 от

генератора 1 через выход 33 блока 26. RnoK 36 коммутации в интервал времени Т11 поддерживает на его выходе, соединенном с входом 45 блока 39, уровень логической единицы, задаюЩий интервал длительностью, пропор циональной числу импульсов N, т.е.

Claims (1)

1. Программируемое устройство

управлени , содержащее генератор тактовых импульсов, первый, второй и третий выходы которого соединены с соответствующими тактовыми входами блока формировани  фазовых сигналов блок коммутации, адресные входы которого соединены с адресными выходами управлени  блока формировани  адресов , отлич ающее с  тем, что, с целью расширени  функциональных возможностей, в него введены блок пам ти, блок счета, блок формировани  команд, причем четвертый и п тый выходы генератора тактовых импульсов соединены с соответствзпо- щими первым и вторым тактовыми вко- дами блока формировани  команд вход управлени  которого соединен с выходом блока формировани  адресов, адресные выходы которого соединены с соответствующими адресными входами блока пам ти, входы данных которого соединены с соответствующими выходами данных блока счета, выход которого соединен с первым входом блока формировани  адресов, второй вход которого соединен с первым выходом блока формировани  команд,второй выход которого соединен с третьим входом блока формировани  адресов, счетньй вход блока счета соединен с третьим выходом блока фомировани  команд, четвертый выход которого соединен с входом установки блока счета   входом считывани 

блока пам ти, вход записи которого соединен с п тым выходом блока формировани  команд, вход синхронизации которого соединен с выходом блока счета, входы данных которого соединены с соответствугощимн выходами данных блока пам ти, выходы блока коммутации соединены с соответствуюними входами управлени  блока форми-

ровани  фазовых сигналов,

2„ Устройство по п., о т л и - ч ающ е е с  тем что блок формировани  адресов содержит счетчик адресов, вход данных которого соединен с выходом триггера данных, вход сброса которого соединен через инвертор с тактовым входом счетчика адресов и  вл етс  первым входом блока формировани  адресов, вход установки триггера данных соединен с первым входом первого элемента И и  вл етс  вторым входом блока формировани  адресов, выход переполнени  счетчика адресов соединен с вторым входом первого элемента И, выход которого соединен с входом записи счетчика адресов, адресные выходы которого соединены с соответствующими первыми входами второго, третьего, четвертого и п того элементов И и  вл ютс  адресными выходами управлени  блока формировани  адресов, вторые входы второго, третьего, четвертого и п того элементов И объединены и  вл ютс  третьим входом блока формировани  адресов, выходы второго, третьего, четвертого и п того элементов И  вл ютс  адресными выходами блока формировани  адресов, выход первого разр да счетчика адресов  вл етс  выходом блока формировани  адресов.

3, Устройство по , отличающеес  тем, что блок формировани  команд содержит триггер управлени , пр мой выход которого соединен с первым входом первого элемента И, выход которого соединен с . тактовым входом счетчика управлени , вход установки которого соединен с входом сброса триггера управлени  и с выходом второго элемента И, первый вход которого соединен с выходом пе- реполнени  счетчика управлени , а второй вход соединен с первым входом элемента И-НЕ, с первым входом третьего элемента И, с выходом первого элемента ИЛИ и через последова 5

тельно включенные инвертор и резистор - с вторым входом элемента И-НЕ выход элемента И-НЕ соединен с первми входами четвертого, п того и шестого элементов И, вторые выходы третьего и п того элементов И объеднены и соединены с первым выходом первго дешифратора, входы которого пораэ- р дно объединеныссоответств ующими входами второго дешифратора и соедине с выходами счетчика управлени , выход второго дешифратора соединен с третьим входом третьего элемента И, инверсный выход триггера управлени  соединён с вторым входом шестого элемента И, третий вход которого  вл етс  первым тактовым входом блока формировани  команд, второй вход первого элемента И  вл етс  вторым тактовым входом блока формировани  команд, вход установки триггера управлени  соединен с первым входом

Q

16

первого элемента ИЛИ и  вл етс  входом синхронизации блока формировани  команд, вход управлени  первого дешифратора  вл етс  входом управлени  блока формировани  команд,второй выход первого дешифратора соединен с вторым входом первого элемента ИЛИ и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом шестого элемента И, третий выход первого дешифратора соединен с вторым входом четвертого элемента И и третьим входом п того элемента И, конденсатор первым выводом соединен с вторым входом элемента И-НЕ, а вторым выводом - с общей шиной, выходы первого элемента ИЛИ, п того элемента И, второго элемента ИЛИ, 0 третьего элемента И, четвертого элемента И  вл ютс  соответственно с первого по п тый выходами блока формировани  команд.

5

а iJnJ,лJ JlJ u lЛ-J1-П.JЛJl,

Ф1М1