Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в устройствах ввода и преобразовани вычислительных, управл ющих и измерительных систем. Известно устройство дл преобразовани кода Гре в двоичный код, содержащее генератор тактовых импульсов, элемент И, элемент неравнозначности, регистр сдвига, элемент запрета, выход которого соединен со входом регистра сдвига, выход старшего разр да регистра сдвига соединен со входом элемента запрета и первым входом элемента нерав нозначности, выход которого соединен со вторым входом элемента неравнозначнос ти и первым входом элемента И, второй вход которого соединен с запрещающим входом элемента запрета и выходом генератора тактовых импульсов l|. Недостатком известного устройства вл етс то, что оно не обеспечивает вы дачу выходного кода младшими разр дам вперед. Наиболее близким техническим решением данной задачи вл етс преобразователь , содержащий п разр дный регистр сдвига, где п -число разр дов преобразуемого кода, каждый разр д которого содержит Д-триггер, синхровкодь всех разр дов которого соединены с щиной синхроимпульсов 2 . Недостатком данного устройства вл етс относительно низкое быстродействие и невозможность хранени получаемого двоичного кода в том же регистре сдвига . Целью насто щего изобретени вл етс увеличение быстродействи и обеспечение возможности хранени выходного кода в регистре сдвига. Это достигаетс тем, что предложенное устройство содержит дополнительный ( )-иразр д, а каждый разр д регистра сдвига содержит элемент И-НЕ и элемент И-ИЛИ-НЕ, первые входы элементов И-ИЛИ-НЕ всех разр дов соединены с ши. ной преобразование и с первыми входами элементов И-НЕ тех же разр дов, второй вход элемента И-ИЛИ-НЕ i -го раз р да () регистра сдвига соединен с первым выходом Д-триггера ( I -1)-го разр да регистра сдвига, третий вход эле- мента И-ИЛИ-НЕ i -го разр да регистра сдвига соединен со вторым входом элемен та И-НЕ и со вторым выходом Д- риггера выходы элементов И-НЕ всех разр дов регистра сдвига соединены с четвертыми входами элементов И-ИЛИ-НЕ, п тый вход элемента И-ИЛИ-НЕ i -го разр да регистра сдвига соединен с третьим выходом Д-триггера ( j -1)-го разр да, выходы элементов Й-ИЛИ-НЕ соединены с Д-«ходами Д-триггеров тех же разр дов. На фиг. 1 приведена структурна схема предлагаемого преобразовател , на фиг. 2 схема разр да регистра сдвига, на фиг. 3условное изображение разр да регистра сдвига. Разр д 1 регистра сдвига состоит из Д-триггера 2, элемента 3 И-ИЛИ-НЕ, элемента 4 И-НЕ, управл ющие Д-входы 5-8 задают режим функционировани разр да. Предлагаемое устройство работает следующим образом. По входам R (на фиг. 1 не показаны), производитс установка триггеров регистра в исходное (нулевое) состо ние сигналом , соответствующим логическому нулю. По входам S , (на фиг. 1 не показаны) производитс параллельный прием пбдлежащего преобразованию кода Гре в следующем пор дке: старший, п-й, разр д кода Гре записываетс в первый разр д регистра, следующий (п-1)-й, во второй , ..., младший, то есть первый, разр д кода Гре - в п-й разр д регистра. Регистр содержит (п+1) разр д. Последовательный прием кода Гре в регистр осуществл етс по третьему Д-«ходу первого разр да (фиг. 1) при наличии на шине преобразование сигнала, соответст- вующего логическому .нулю. Код Гре должен вводитьс с младших разр дов. В этом режиме предлагаемое устройство работает как обычный регистр сдвига на Д-триггерак . Разр д регистра сдвига предлагаемого устройства выполн ет функции обычного Д-триггера при наличии на его первом Д-входе сигнала, соответствующего логическому нулю. При наличии на первом Д-входе сигнала , соответствующего логической единице, разр д регистра сдвига осуществл ет сложение по mod 2 значений логических сигнатов , воздействующих на третий и четвертый Д-входы. Таким образом, в режиме преобразование работа разр да регистра предлагаемого устройства может быть описана следующим логическим уравнением: Q(.)® yfi), где x{t) - логический сигнал, воздействующий на третий D -вход в момент времени ; у(-Ь) - логический сигнал, воздействующий на четвертый; TD - вход триггера в момент времени 1 ; Q() - состо ние триггера в момент времени ( t +1). Врем дискретизируетс синхроимпульсами, так как установление триггера в какое-ппибо состо ние осуществл етс только по воздействию синхроимпульса (за исключением установки по R и S входам). Теперь, зна работу разр да регистра сдвига, легко разобрать работу предлагаемого устройства. Действительно , св зи в предлагаемом устройстве выполнены так, что дл произвольного К -го, где к-1, 2, 3, ..., п - целое число разр да регистра в режиме преобразовани справедливо соотношение x(t))Q,(t)@ /t). где o./t)0 oC/t) ;а.Ь,,..,ЭЬ„,,.„, «2., Qjit) b T n-nVz- inT соответственной, (n-1), (П-2), .,,(п-К)-й разр ды кода Гре . Если по истечении времени .. , где LQ - так же как и у прототипа, задержка распространени логического сигнала на одном логическом элементе и п - число разр дов кода Гре , на шину сиахроимпульсы подать тактирующий импульс, то в разр дах 2 + (п +1) регистра окажетс соответственно записанным код, в соответствии с логикой работы разр да- регистра л алIopWTMOM преобразовани кода Гре в двоичный код 2 . п °п-1 где а- - значение -го разр да ДВОИЧНОГ кода и i - 1, 2, 3, .... (п -1), П . Полученный двоичный код можно либо параллельно считывать дл последующей обработки, либо непосредственнорегистрировать (например, индицировать без до полнительных затрат логических схем, так как дл индикации можно использоват через согласующие устройства непосредст венно выходы разр дов 2 + (г +1) или, подав на шину преобразование сигнал , соответствующий логическому нулю, осуществл ть- по синхроимпульсам последовательную выдачу кода младшими разр дами вперед, как и в известном устрой Отметим, что дл обеспечени правиль ной работы предлагаемого устройства-в режиме преобразовани необходимо на тре тий и четвертый первого разр да подать сигналы, соответствующие логи ческому нулю, а на второй Д-вход подать сигнал, соответствующий логической единице . В режиме же сдвига при последовательном приеме информации в регистр вводимый код нужно подавать парафазно (на третий Д-вход - пр мой, а на второй Д-Бход - инверсный), на четвертый же Д-вход оп ть необходимо подать сигнал, соответствующий логическому нулю. За вл емое устройство обеспечивает уменьшение времени преобразовани кода Гре в четыре раза. Так как, Т ( 2п -1) (t + 3nt), полага , что врем переключени разр да регистра составл ет величину ЗГ , то Т, бпТо о - , а Тз ЗпТ|э - врем , за которое осуществл етс преобразование предлагаемого устройства. Предлагаемое устройство обеспечивает работу в режиме регистра сдвига, что поПреобразование