SU560222A1 - Устройство дл преобразовани двоичного кода в код гре и обратно - Google Patents
Устройство дл преобразовани двоичного кода в код гре и обратноInfo
- Publication number
- SU560222A1 SU560222A1 SU2071412A SU2071412A SU560222A1 SU 560222 A1 SU560222 A1 SU 560222A1 SU 2071412 A SU2071412 A SU 2071412A SU 2071412 A SU2071412 A SU 2071412A SU 560222 A1 SU560222 A1 SU 560222A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code
- binary code
- counter
- vice versa
- elements
- Prior art date
Links
Landscapes
- Particle Accelerators (AREA)
Description
1
Изобретение относитс к автоматике и вычислительиой технике и предназначено дл использовани в различных устройствах дл преобразовани данных.
Известны устройства дл преобразовани двоичного кода в код Гре , устройства дл преобразовани кода Гре в двоичный код 1 и устройства, в которых эти преобразовани совмещены.
Из известных устройств дл преобразовани кода наиболее близким по технической сущности к изобретению вл етс нреобразователь двоичного кода в код Гре и обратно, содержащий элементы задержки, элементы И и счетчик, информационные входы каждого разр да которого подключены к информационным входным щинам 2.
Однако в этом преобразователе дл предотвращени ложных срабатываний триггеров сигнал преобразовани из двоичного кода в код Гре по длительности не должен превыщать времени переключени триггеров. Дл выполнени дагшого услови в преобразователе необходпмо примен ть медленнодействующие тригг.,рь или искусственно увеличивать врем переключени триггеров.
Цель изобретени - повышение быстродействи устройства преобразовани двоичного кода в код Гре и обратно при одновременном повышении надежности.
Это достигаетс тем, что устройство содержит формирователи в каждом разр де счетчика , при этом выход старщего разр да счетчика подключен к входу соответствующего формировател , выход этого формировател - к входу элемента задержки данного разр да счетчика, выход которого св зан с входом соседнего младщего разр да счетчика, выходы остальных разр дов счетчика, кроме младшего, - к входам соответствующих формирователей , выходы которых соединены с первыми входами элементов И соответствующих разр дов счетчпка, выходы элемеитов этих И подключены к входам элементов задержки тех же разр дов счетчика, выходы которых соединены с входами соседних младщих разр дов счетчика, а вторые входы всех элементов И - к управл ющей входной шине.
При таком выполнении устройства управл ющий вход дл пр мого и обратного преобразовани между двоичным кодом и кодом Гре вл етс общим, отсутствует необходимость в малых по длительности сигналах преобразовани , так как дл преобразовани двоичного кода в код Гре на управл ющий вход подаетс импульс, закрывающий элементы И после прохождени с формирователей первых импульсов после поступлени двоичного кода на триггерный регистр. При преобразовании кода Гре в .-хвоичный код необ.ходимость в управл ющих импульсах вообще отпадает , элементы И посто нно открыты разрешающим потенциалом на управл ющем входе . В св зи с этим в устройстве могут быть использованы триггеры с любым быстродействием , что определ ет высокое быстродействие всего устройства преобразовани кодов. Кроме того, процесс преобразовани кодов начинаетс непосредственно с момента поступлени кода на триггерный регистр, а не по команде с управл ющего входа.
На чертеже представлена схема устройства дл преобразовани двоичного кода в код Гре и обратно.
Устройство содержит счетчик 1 из триггеров 2 со счетными входами, подключенные к выходам триггеров 2 формирователи 3, вырабатывающие имцульс при смене состо ни триггеров , элементы 4 временной задержки, выходы которых подключены к счетным входам триггеров, и элементы И 5, управл ющие входы которых объединены и образуют вход управлени преобразованием по управл ющей входной шине 6.
В исходном состо нии триггерный счетчик 1 сброшен в нуль и все триггеры 2 наход тс в нулевом состо нии. Подлежащий преобразованию код поступает в триггеры 2, при этом состо ние триггеров измен етс с нулевого на единичное в тех разр дах, в которых код равен единице. Подключенные к выходам триггеров 2 формирователи 3 вырабатывают импульс при каждой смене состо ни соответствующего триггера независимо от того, изменилось ли это состо ние из нулевого в единичное , или, наоборот, из единичного в нулевое. Формирователь 3 может быть выполнен не только по активной, но и по пассивной схеме, например он может состо ть из двух дифференцирующих цепочек, одна из которых подключена к единичному, а друга - к нулевому выходам триггера 2. В этом случае выходы дифференцирующих цепочек объедин ютс схемой ИЛИ, выход которой подключаетс к соответствующему элементу И 5. Импульсы с выходов формирователей 3 проход т через элементы И 5, если в этот момент на управл ющем входе 6 действует разрешающий потенциал . В старшем разр де наличие схемы И необ зательно, и она отсутствует. С выходов схем И 5 импульсы поступают на элементы 4, врем задержки ty которых выбираетс 4 , где Гпер - врем нереключени триггера . В случае преобразовани из кода Гре в двоичный код элементы И 5 открыты по управл ющему входу 6 на все врем преобразовани . Дл преобразовани из двоичного кода в код Гре элементы И - остаютс открытыми лищь дл первых импульсов с формирователей 3, после чего закрываютс ; 7пер закр 7пер+ 3, ГДе 4акр - врем смены разрешающего потенциала на запрещающий на управл ющем входе 6, отсчитываемое от момента поступлени кода на счетчик 1.
Пример 1. Преобразование кода Гре в двоичный код. Предположим, в счетчик поступает код 1010 (в дес тичной системе - двенадцать ). Формирователи 3 четвертого и второго разр дов вырабатывают импульсы, которые через врем t ts поступают па счетные входы триггеров 2 соответственно третьего и первого разр дов, измен их состо ние
1010 101
1111
В св зи с изменением состо ни триггера третьего разр да, соответствующий формирователь вырабатывает имнульс, который, пройд элемент И 5 и элемент 4 задержки, поступает через врем 4 на счетный вход триггера второго разр да, измен его состо ние 1111 10
1101
Так как состо ние триггера второго разр да измен етс , то импульс с подключенного к нему формировател через врем / з подаетс на счетный вход триггера первого разр да
1101 1
ТГоо
в результате в регистре оказываетс двоичное число 1100 (в дес тичной системе - 12).
Пример 2. Преобразование двоичного кода в код Гре . Пусть в счетчик поступает код числа 1101 (тринадцать). В св зи с изменением состо ни триггеров 2 четвертого и третьего разр дов нодключенные к ним формирователи 3 вырабатывают импульсы, которые через врем t t поступают на счетные входы триггеров соответственно третьего и второго разр дов
1101 ПО
1011
Состо ние триггеров третьего и второго разр дов измен етс , и подключенные к ним формирователи 3 вырабатывают импульс, однако, к этому времени все элементы И оказываютс закрытыми по управл ющему входу 6, и в счетчике 1 остаетс результат 1011 (тринадцать в коде Гре ).
Экспериментальна проверка устройства подтвердила значительное повышение скорости преобразовани кодов, обусловленное отсзтствием ограничений по быстродействию, св занных с параметрами сигналов управлени преобразованием.
Claims (2)
1.Сухомлинов М. М. и др. Преобразователи кодов чисел. Киев, Техника, 1965, с. 120.
2.Авторское свидетельство СССР №160041, G 06F 5/02, 1962.
Нт
ЛдаЛ7-/
N-,
N,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2071412A SU560222A1 (ru) | 1974-10-24 | 1974-10-24 | Устройство дл преобразовани двоичного кода в код гре и обратно |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2071412A SU560222A1 (ru) | 1974-10-24 | 1974-10-24 | Устройство дл преобразовани двоичного кода в код гре и обратно |
Publications (1)
Publication Number | Publication Date |
---|---|
SU560222A1 true SU560222A1 (ru) | 1977-05-30 |
Family
ID=20599581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2071412A SU560222A1 (ru) | 1974-10-24 | 1974-10-24 | Устройство дл преобразовани двоичного кода в код гре и обратно |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU560222A1 (ru) |
-
1974
- 1974-10-24 SU SU2071412A patent/SU560222A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
US3145292A (en) | Forward-backward counter | |
SU428385A1 (ru) | ||
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU921094A1 (ru) | Дес тичный счетчик | |
SU470922A1 (ru) | Устройство дл счета импульсов | |
SU643870A1 (ru) | Арифметическое устройство параллельного действи | |
SU824446A1 (ru) | Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ | |
SU1264165A1 (ru) | Накапливающий сумматор | |
SU1076950A1 (ru) | Регистр сдвига | |
SU871341A2 (ru) | Счетное устройство | |
SU466508A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU468237A1 (ru) | Устройство дл сравнени чисел | |
SU941991A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
SU658556A1 (ru) | Преобразователь кода гре в двоичный код | |
SU407313A1 (ru) | УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ОСТАТКА ПО МОДУЛЮ от ЧИСЛА | |
SU894710A1 (ru) | Устройство приоритета | |
SU1599850A1 (ru) | Генератор систем базисных функций Аристова | |
SU733109A1 (ru) | Троичный реверсивный п-разр дный счетчик импульсов | |
SU763891A1 (ru) | Устройство дл сравнени чисел | |
SU771663A1 (ru) | Устройство дл сравнени | |
SU411453A1 (ru) | ||
SU368598A1 (ru) | Преобразователь двоично-десятичного кода «12222» в унитарный код | |
SU717756A1 (ru) | Устройство дл определени экстремального числа |