SU365014A1 - Устройство дискретной автоматической перестройки частоты - Google Patents

Устройство дискретной автоматической перестройки частоты

Info

Publication number
SU365014A1
SU365014A1 SU1624638A SU1624638A SU365014A1 SU 365014 A1 SU365014 A1 SU 365014A1 SU 1624638 A SU1624638 A SU 1624638A SU 1624638 A SU1624638 A SU 1624638A SU 365014 A1 SU365014 A1 SU 365014A1
Authority
SU
USSR - Soviet Union
Prior art keywords
frequency
digital
discriminator
output
memory element
Prior art date
Application number
SU1624638A
Other languages
English (en)
Inventor
Э. В. Марголис В. П. Романов Г. А. Соков Ю. Ф. Шпилев Ю. А. Додонов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1624638A priority Critical patent/SU365014A1/ru
Application granted granted Critical
Publication of SU365014A1 publication Critical patent/SU365014A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1
Изобретение относитс  к радиотехнике, а именно, к устройствам автоматической перестройки частоты, примен ющимс , в частности , дл  введени  в полосу захвата систем фазовой автоподстройки частоты.
Известны устройства дискретной автоматической перестройки частоты, содержащие в кольце авторегулировани  перестраиваемый генератор, цифровой частотный дискриминатор знака отклонени  частоты от заданного значени , цифровой п-разр дный элемент пам ти дискретного значени  величины управл ющего напр жени  и цифро-аналоговый преобразователь, ключи которого в соответствии с п-разр дным выходным кодом цифрового элемента пам ти переключают методом последовательного приближени  или поразр дного уравновещивани  различные величины управл ющего напр жени , пропорциональные б2 где А -0,1; 2; б -щаг перестраиваемого генератора, определ ющий точность регулировани .
Точность регулировани  выходной частоты б а-2-, где а - величина, равна  полному диапазону регулировани  частоты перестраиваемого генератора, ограничена сложностью выполнени  многоразр дных цифро-аналоговых преобразователей на резисторах или конденсаторах .
С целью повыщени  точности регулировани  частоты перестраиваемого генератора, в предлагаемом устройстве между формирователем импульсов и интегратором включены 5 последовательно соединенные цифровой умножитель частоты и цифровой дискриминатор, второй вход которого соединен с формирователем импульсов непосредственно. Умножитель частоты управл етс  п-разр дным эле10 ментом пам ти.
На чертеже изображена блок-схема устройства .
Устройство содержит перестраиваемый генератор /, цифровой частотный дискриминаIS тор 2 с двум  выходами знака отклонени  частоты от заданного значени , п-разр дный элемент пам ти дискретного значени  вели чины управл ющего напр жени , эталонный генератор 4, формирователь 5 импульсов ча20 стоты эталонного генератора, управл емый
цифровой умножитель частоты 6, цифровой
дискриминатор 7, интегратор 8, управл ющий
элемент 9.
Сигнал с перестраиваемого генератора /
25 поступает на цифровой частотный дискриминатор 2, формирующий два выходных сигнала о знаке отклонени  частоты от заданного значени , определ емого численным значением входного кода. На одном выходе дискрими30 натора возникает импульсный сигнал (-f-).
если частота перестраиваемого генератора больше заданной, на другом - импульсный сигнал (-), если частота перестраиваемого генератора меньше заданной. Выходы дискриминатора соединены с соответствуюш;ими входами элемента пам ти 3, основной задачей которого  вл етс  запоминание с требуемой точностью дискретного значени  числа, пропорционального .напр жению управл юш.ему частотой перестраиваемого генератора. Элемент пам ти может быть выполнен, например, в виде реверсивного счетчика с двум  импульсными входами пр мого и обратного счета при использовании метода последовательного приближени  переключени  величины управл ющего напр жени  либо в виде схемы со сдвиговым и запоминающим регистрами при использовании метода поразр дного уравновешивани . На разр дных выходах элемента пам ти образуетс  п-разр дный параллельный код, измен ющийс  только при по влении на входах импульсов «+, «-, поступающий на числовые входы управл емого цифрового умножител  частоты 6, на частотный вход которого поступает сигнал с формировател  5 импульсов высокостабильной частоты эталонного генератора 4.
Управл емый цифровой умножитель частоты формирует на своем выходе неравномерную импульсную последовательность, средн  
частота которой /к. ср 1э - ,
т
где /э - частота сигнала эталонного генератора;
М - посто нный коэффициент делени  делител  цифрового умножител ; Л - численное значение входного кода элемента пам ти 3, причем значени  N всегда должны находитьс  в диапазоне чисел от О до М-1. Каждый импульс неравномерной импульсной последовательности с выхода цифрового умножител  частоты расшир етс  на посто нную величину дискриминатором.
Последовательность стробов напр жени  одинаковой длительности с выхода дискриминатора 7 поступает на интегратор 8, выдел ющий из этого импульсного напр жени  посто нную составл ющую, уровень которой определ етс  формулой:
-вЫX - U / Н.Ср ГГ 5
М
где V - амплитуда импульсов на выходе дискриминатора . При этом вых. И достигаетс  .при
, а f/вых. max f T-/3-:- И достигаетс 
М
при - 1.
Сигнал с выхода интегратора 8 поступает на элемент 9, управл ющий частотой перестраиваемого генератора /.
Если частота сигнала перестраиваемого генератора не совпадает с заданной более чем на а-2, на одном из выходов цифрового частотного дискриминатора 2 возникает импульсный сигнал, измен ющий состо ние элемента пам ти 3 и численное значение кода на его выходах, что приводит к соответствующему изменению средней частоты выходной импульсной последовательности цифрового умножител  частоты 6, а следовательно, и уровн  напр жени  на выходе интегратора 8. При этом частота перестраиваемого генератора / измен етс  в направлении уменьшени  ее разницы с заданной до величины, меньшей а. 2-.
Предмет изобретени 
Устройство дискретной автоматической перестройки частоты, содержащее эталонный генератор с формирователем на выходе, подключенным к цифровому частотному дискриминатору , второй вход которого соединен с перестраиваемым генератором, управл емым от интегратора, причем на выходе дискриминатора включен «-разр дный элемент пам ти,
отличающеес  тем, что, с целью повыщени  точности регулировани  частоты перестраиваемого генератора, между формирователем импульсов и интегратором включены последовательно соединенные цифровой умножитель
частоты, управл емый п-разр дным элементом пам ти, и цифровой дискриминатор, второй вход которого соединен с формирователем импульсов непосредственно.
SU1624638A 1971-01-21 1971-01-21 Устройство дискретной автоматической перестройки частоты SU365014A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1624638A SU365014A1 (ru) 1971-01-21 1971-01-21 Устройство дискретной автоматической перестройки частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1624638A SU365014A1 (ru) 1971-01-21 1971-01-21 Устройство дискретной автоматической перестройки частоты

Publications (1)

Publication Number Publication Date
SU365014A1 true SU365014A1 (ru) 1972-12-28

Family

ID=20466629

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1624638A SU365014A1 (ru) 1971-01-21 1971-01-21 Устройство дискретной автоматической перестройки частоты

Country Status (1)

Country Link
SU (1) SU365014A1 (ru)

Similar Documents

Publication Publication Date Title
US4544911A (en) Low cost monotonic digital-to-analog converter
US4114100A (en) Rapid tuning circuit for high frequency receivers
US4258355A (en) Digital to analogue converters
SU365014A1 (ru) Устройство дискретной автоматической перестройки частоты
GB2144005A (en) Digital-to-analog converter useful in a television receiver
US4139840A (en) Ladderless D/A converter
US4400692A (en) Method for periodic digital to analog conversion
US4001726A (en) High accuracy sweep oscillator system
US4362995A (en) Method of and apparatus for producing a logarithmic representation of an input voltage
GB2073981A (en) Frequency comparison arrangement for a digital tuning system
SU472474A1 (ru) Частотный манипул тор
SU1046942A1 (ru) Устройство синтеза частот
SU439064A1 (ru) ГЕНЕРАТОР СЛУЧАЙНЫХ ПРОЦЕССОВВПТБ4чп2л^ iiiJijiiEaf
SU834936A1 (ru) Делитель частоты следовани иМпульСОВ C пЕРЕМЕННыМ КОэффициЕНТОМдЕлЕНи
SU1113898A1 (ru) Частотный манипул тор
SU1223329A1 (ru) Умножитель частоты
SU1525616A1 (ru) Цифровой фазовращатель
SU1088104A1 (ru) Генератор напр жени инфранизкой частоты
SU1615862A1 (ru) Формирователь импульсных последовательностей
SU1688408A1 (ru) Устройство дискретной автоподстройки частоты
SU739730A1 (ru) Устройство амплитудного отбора импульсов
SU1658177A1 (ru) Генератор качающейс частоты
SU1298915A1 (ru) Устройство автоматической подстройки частоты
SU440781A1 (ru) Импульсно-фазовый дискриминатор
SU373768A1 (ru) Дискретный накопитель