SU1688408A1

SU1688408A1 - Устройство дискретной автоподстройки частоты

Info

Publication number: SU1688408A1
Application number: SU894646099A
Authority: SU
Inventors: Владимир Владимирович Дорофеенков; Олег Александрович Ковалев; Владимир Сергеевич Полишкаров
Original assignee: Предприятие П/Я Г-4149
Priority date: 1989-02-02
Filing date: 1989-02-02
Publication date: 1991-10-30

Abstract

Изобретение относитс к радиотехнике. Цель изобретени - повышение точности. Устройство дискретной автоподстройки частоты содержит собственно кольцо автоподстройки в составе смесител 1, усилител 2 промежуточной частоты, частотного дискриминатора 8, пикового детектора 9 и первого 10 и второго 22 компараторов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, элемент И 3, реверсивный счетчик 4, цифроаналоговый преобразователь 5. инвертирующий усилитель 20 и управл емый генератор 6. Дл линеаризации изменени частоты при поиске с помощью реверсивного счетчика 15, первого 13 и второго 21 дешифраторов на счетчик 4 через мультиплексор 17 подаетс различна частота заполнени , формируема первым 18 и вторым 19 делител ми частоты . Это позвол ет осуществить кусочно-линейную аппроксимацию скорости поиска, что дает возможность снизить полосу пропускани усилител промежуточной частоты. 1 ил.

Description

1

Uoni

fe

дход.

т

Выход

о

00 00

N

О 00

Изобретение относитс к радиотехнике и может быть использовано в устройствах автоматической подстройки частоты.

Цель изобретени - повышение точности .

На чертеже изображена структурна электрическа схема устройства дискретной автоподстройки частоты

Устройство дискретной автоподст ройки частоты содержит смеситель 1, усилитель 2 промежуточной частоты, элемент И 3, реверсивный счетчик 4, цифроаналоговый преобразователь 5, управл емый генератор 6, опорный генератор 7, частотный дискриминатор 8, пиковый детектор 9, первый компаратор 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, формирователь 12 импульса сброса, первый дешифратор 13, элемент ИЛИ 14, дополнительный реверсивный счетчик 15, делитель 16 частоты с переменным коэффициентом делени , мультиплексор 17, первый 18 и второй 19 делители частоты, инвертирующий усилитель 20, второй дешифратор 21 и второй компаратор 22.

Устройство работает следующим образом .

После подачи напр жени питани устройство находитс в режиме поиска, при этом реверсивные счетчики 4 и 15 обнулены, напр жение на выходе цифроаналогового преобразовател 5 равно нулю. На выходе первого компаратора 10 присутствует Лог.1, на выходе второго компаратора 22 - Лог.О. С выхода мультиплексора 17 на счетный вход реверсивного счетчика 4 через элемент 3 начинают поступать тактовые импульсы с опорного генератора 7, что приводит к по влению на его выходе возрастающего кода. Цифроаналоговый преобразователь 5 преобразует линейно возрастающий код в напр жение, которое, проинвертированное в инвертирующем усилителе 20, вызывает перестройку управл емого генератора 6 по частоте. Сигнал промежуточной частоты с некоторой расстройкой тпч + Af, котора уменьшаетс по мере перестройки управл емого генератора , с выхода смесител 1 через усилитель 2 промежуточной частоты поступает на частотный дискриминатор 8, где детектируетс . Выходной сигнал частотного дискриминатора 8 запоминаетс пиювым детектором 9, что позвол ет устройству осуществл ть автоподстройку частоты заполнени радиоимпульсного сигнала.

Если сигнал на выходе пикового детектора меньше Uon 2. то устройство находитс в режиме поиска. Код на выходе реверсивного счетчика 4 растет, выходной сигнал цифроаналогового преобразовател 5 перестраивает управл емый генератор 6, вызыва уменьшение расстройки Af . Когда сигнал на выходе пикового детектора попадает в область Don 2 ипд Uon 1, срабатывает

второй компаратор 22, выходной сигнал которого принимает значение Лог.1. Лог.О на входе элемента И 3 запрещает прохождение тактовых импульсов на счетный вход реверсивного счетчика 4, на выходе которо0 го устанавливаетс посто нный код. Подстройка управл емого генератора 6 прекращаетс и устройство дискретной автоподстройки частоты переходит в режим захвата.

5Если сигнал на выходе пикового детектора 9 оп ть станет меньше порогового напр жени Uoru , то описанный цикл повторитс . Если выходной сигнал пикового детектора 9 превышает значение порогово0 го напр жени Uon 1. то срабатывает первый компаратор 10, выходной сигнал которого принимает значение Лог.О, а также измен ет направление счета реверсивного счетчика 4 и разрешает прохождение тактовых

5 импульсов на счетный вход реверсивного счетчика 4. Уменьшение значени кода реверсивного счетчика 4 вызывает изменение частоты управл емого генератора 6 до тех пор, пока выходной сигнал пикового детек0 тора не войдет в область U0n 2 ипд Uon 1, после чего изменение выходного кода реверсивного счетчика 4 прекращаетс и предлагаемое устройство переходит в режим захвата частоты.

5 Дл повышени точности слежени за частотой в устройстве учитываетс нелинейность модул ционной характеристики управл емого генератора 6. Дл линеаризации модул ционной характери0 стики используетс метод кусочно-линейной аппроксимации,

В самом начале режима поиска направление счета и реверсивных счетчиков 4 и 15 устанавливаетс на увеличение. На их выхо5 дах присутствует нулевой код. На счетный вход реверсивного счетчика 4 через мультиплексор 17 начинают поступать тактовые импульсы с опорного генератора 7. Код на выходе реверсивного счетчика 4 и соответ0 ственно сигнал на выходе цифроаналогового преобразовател 5 начинают линейно нарастать. Когда значение кода достигает определенного значени , на выходе первого дешифратора 13 вырабатываетс им5 пульс.

Этот импульс через элемент ИЛИ 14 попадает на счетный вход дополнительного реверсивного счетчика 15, на выходе которого по зл етс код единицы. Теперь на выход мультиплексора подаетс сигнал с

выхода первого делител 18 частоты. На счетный вход счетчика 4 поступают тактовые импульсы с частотой, в два раза меньше первоначальной частоты. Это приводит к уменьшению скорости нарастани напр жени на выходе цифроаналогового преобразовател 5. Аналогично происходит уменьшение скорости нарастани напр жени на выходе цифроаналогового преобразовател при совпадении кодов во втором дешифраторе 21.

При по влении единицы, например, в 13-м разр де реверсивного счетчика 4 формирователь 12 импульса сброса производит обнуление реверсивных счетчиков 4 и 15, и цикл поиска повтор етс .

При изменении направлени счета, задаваемым первым компаратором 10, происходит изменение цифрового кода на выходах реверсивных счетчиков 4 и 15 в сторону уменьшени аналогично процессу, происход щему при пр мом счете.

Отсюда следует, что введение схемы ли1 неаризации позвол ет поддерживать посто нную среднюю скорость перестройки частоты управл емого генератора 6, что, в свою очередь, делает возможным оптимизировать полосу пропускани кольца подстройки . Полоса пропускани кольца подстройки определ етс пиковым детектором как наиболее узкополосным элементом. Его полоса пропускани выбираетс из того услови , что напр жение на выходе пикового детектора должно устанавливатьс за врем , в течение которого сигнал промежуточной частоты находитс в полосе частотного дискриминатора при перестройке управл емого генератора 6, т.е. W

1йЛД

ки частоты. При нелинейном законе изменени частоты придетс выбрать исход из максимального значени скорости перестройки.

Таким образом, предлагаемое устройство позвол ет обузить полосу пропускани кольца подстройки, что приводит к улучшению отношени сигнал/Шум и, как следстAU W

где W - скорость перестройвие , к повышению точности слежени за частотой.

Claims

Формула изобретени Устройство дискретной автоподстройки

частоты, содержащее последовательно соединенные входной смеситель, усилитель промежуточной частоты и частотный дискриминатор , последовательно соединенные

реверсивный счетчик, цифроаналоговый преобразователь и управл емый генератор, выход которого подключен к второму входу входного смесител , последовательно соединенные опорный генератор и делитель

частоты с переменным коэффициент м делени , выход которого подключен к счетному входу реверсивного счетчика, отличающеес тем, что, с целью повышени точности, между выходом реверсивного

счетчика и управл ющим входом делител частоты с переменным коэффициентом включены последовательно соединенные первый дешифратор, элемент ИЛИ и дополнительный реверсивный счетчик, второй дешифратор , включенный между выходом реверсивного счетчика и вторым входом элемента ИЛИ, последовательно соединенные детектор, первый компаратор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй компаратор , включенный между выходом пикового детектора и вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь импульса сброса, включенный между выходом одного из разр дов реверсивного счетчика

и входом его сброса, элемент И и инвертирующий усилитель, при этом выход делител частоты с переменным коэффициентом делени подключен к счетному входу реверсивного счетчика через элемент И, другой

вход которого подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход цифроаналогового преобразовател подключен к управл емому генератору через инвертирующий усилитель, выход первого компаратора подключей к знаковым входам реверсивных счетчиков, а выход формировател импульса сброса подключен также к входу сброса дополнительного реверсивного счетчика.