SU1714599A1 - Программируемый контроллер - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах автоматического управлени  технологическими процессами. Цель изобретени  - повышение быстродействи  контроллера путем организации прерывани  выполнени  подпрограммы на любом этапе ее выполнени  при изменении значени  приоритетного логического устройства. Программируемый контроллер содержит счетчик адреса 1, блок посто нной

Description

4:. СЛ Ю Ч

пам ти микропрограмм 2, мультиплексор 3, регистр 4, элемент И 5, коммутатор 6, элемент . ИЛ И 7, приоритетный элемент 8, группу блоков контрол  датчиков 9. Счетчик адреса 1 обеспечивает выбор соответствующей микрокоманды из блока посто нной пам ти микропрограмм 2 в соответствии с

алгоритмом работы контроллера. Приоритетный элемент 8 обеспечивает выбор адреса перехода к подпрограмме в зависимости от приоритета провер емого логического услови  при одновременном изменении нескольких приоритетных логических условий . 2 ил.

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах автоматического управлени  технологическими процессами.

Известно устройство дл  программного управлени  циклическими процессами, содержащее генератор импульсов, делитель частоты, первый врем задающий блок, блок набора программ, блок испытаний органов, блок сигнализации, блок обнулени , блок датчиков окончани  операций, блок сравнени , счетчик адреса, шифратор, дешифратор , второй и первый RS-триггеры, блок элементов ИЛИ.

Недостатком данного устройства  вл етс  узка  область применени  и низкое быстродействие.

Наиболее близким к предлагаемому  вл етс  контроллер, содержащий счетчик, блок пам ти, мультиплексор, регистр, эле-, мент И, причем первый вход синхронизации контроллера соединен с входом счетчика, выход которого соединен с адресным входом блока пам ти, перва  группа выходов которого соединена с первым входом элемента И и инверсным V-входом регистра. Втора  группа выходов блока пам ти соединена с адресным входом мультиплексора и первой группой D-входов регистра, треть  группа выходов блока пам ти соединена с второй группой выходов регистра и D-BXOдами счетчика, входы логических условий устройства соединены с D-входами мультиплексора , выход которого соединен со вторым входом элемента И, выход которого соединен с V-входом счетчика, второй вход синхронизации контроллера соединен с Свходом регистра, выход которого  вл етс  выходом микроопераций контроллера.

Недостатком этого контроллера  вл етс  низкач область применени , обусловленна  невозможностью использовани  алгоритмов, содержащих приоритетные логические устройства.

Цель изобретени  - повышение быстродействи  путем организации прерывани  выполнени  подпрограммы на любом этапе

ее выполнени  при изменении значени  приоритетного логического услови .

На фиг.1 представлена функциональна  схема программируемого контроллера; на

фиг.2 - временна  диаграмма функционировани  программируемого Контроллера,

Программируемый контроллер (фиг.1) содержит счетчик 1 адреса, блок 2 посто нной пам ти микропрограмм, мультиплексор

3, регистр 4, элемент И 5, коммутатор б, элемент ИЛИ 7, приоритетный элемент 8, группу блоков 9 контрол  датчиков, каждый иэ которых содержит триггер 10, г ервый 11 и второй 12 одновибраторы, шифратор 13,

элемент ИЛИ 14, первый вход 15 синхронизации устройства, второй вход 16 синхронизации , вход 17 логических условий, вход 18 приоритетных логических условий, выход 19 микроопераций.

. Счетчик 1 адреса предназначен дл  обеспечени  выбора соответствующей микрокоманды из блока 2 посто нной пам ти микропрограмм в соответствии с алгоритмом работы программируемого контроллера .

Блок 2 посто нной пам ти микропрограмм предназначен дл  хранени  микропрограмм , реализуемых данным контроллером. В нем хран тс  микрокоманды двух типов: линейные микрокоманды и микрокоманды ветвлени . Кажда  микрокоманда состоит из трех частей: микрооперационна  (адресна ) часть, поле метки и поле логических условий.

Линейные микрокоманды содержат микрооперационную часть, а в пол х метки и логических условий записаны нули.

Микрокоманды ветвлени  содержат адрес микрокоманды, к которой происходит

переход микропрограммы в случае равенства провер емого логического услови  1, причем этот адрес расположен там же, где и микрооперационна  часть в линейной микрокоманде, в поле логических условий

записан код адреса провер емых логических условий, а в поле метки записана Г. Мультиплексор 3 предназначен дл  выбора провер емого логического услови  в

зависимости от управл ющих сигналов, поступивших на его адресный вход.

Регистр 4 продназначен дл  временного хранени  микрооперационной части считываемой микрокоманды и выдачи ее на выход 19 микроопераций контроллера.

Элемент И 5, коммутатор б, элемент ИЛИ 7 предназначены дл  управлени  счетчиком 1 адреса.

Приоритетный элемент 8 предназначен дл  организации выбора адреса перехода к подпрограмме в зависимости от приоритет;а провер емого приоритетного логического услови  при одновременном изменении нескольких приоритетных логических уелоВИЙ ..

Блок 9 контрол  датчиков 9 (i 1, п) предназначен дл  формировани  адреса перехода к соответствующей части подпрограммы .при изменении 1-го приоритетного логического услови , а также дл  формировани  сигнала, управл ющего счетчиком 1 адреса.

Программируемый контроллер работает следующим образом.

В исходном состо нии триггеры 10 всех блоков контрол  датчиков, счетчик 1 адреса, регистр 4 наход тс  в нулевом состо ний. Все приоритетные логические услови  равнынулю .

Таким образом, на адресном входе блока 2 посто нной пам ти микропрограмм находитс  адрес, содержащий только нули, считываютс  данные из  чейки блока 2 посто нной пам ти микропрограмм с нулевым адресом.

По заднему фронту первого тактового импульса, поступающего на первый вход 15 синхронизации устройства, соединенный с С-входом счетчика 1 адреса, последний переходит в очередное состо ние, происходит обращение к очередной (первой)  чейке блока 2 посто нной пам ти микропрограмм , в которой записан начальный адрес микрокоманды. По заднему фронту первого тактового импульса, поступающему на второй вход 16 синхронизации контроллера, микрооперационна  часть данной микрокоманды записываетс  в регистр 4, поступа  на выход 19 микроопераций контроллера (фиг.2). По второму тактовому импульсу, поступающему на первый вход 15 синхронизации контроллера, счетчик 1 адреса переходит в очередное состо ние, обраща сь к следующей  чейке блока 2 посто нной пам ти микропрограмм. По второму тактовому импульсу, поступающему на второй вход 16 синхронизации контроллера, микрооперационна  часть очередной микрокоманды записываетс  в регистр 4 и поступает на выход 19 микроопераций контроллера. Далее контроллер работает аналогичным образом до тех пор, пока не считана микрокоманда ветвлени , в поле метки которой записана единица, в отличие от линейной микрокоманды, в поле метки которой записан ноль.

Как только на выходе блока 2 посто нной пам ти микропрограмм по вл етс  микрокоманда ветвлени , единица из ее пол  метки обнул ет регистр 4 (фиг.2) и поступает на второй вход элемента И 5 и (n-f 1)-й вход коммутатора 6. В поле микроопераций микрокоманд ветвлени  записан адрес микрокоманды перехода, к которой происходит переход к микропрограмме в случае выполнени  провер емых логических условий, код адреса которых записан в поле логических условий данной микрокоманды ветвлени . Мультиплексор 3 коммутирует провер емое логическое условие, поступающее на его Dl-вход с входов 17 логических и входов 18 приоритетных логических условий контроллера . Если провер емое логическое условие равно 1, то элемент И 5 открываетс  и единица с его выхода через элемент ИЛИ 7 поступает на V-вход счетчика 1 адреса, перевод  его в режим записи.

По очередному тактовому импульсу, поступающему на первый вход 15 синхронизации контроллера (фиг.2), адрес очередной микрокомандь, к которой происходит переход , проход  через (п+1) вход коммутатора 6, записываетс  е счетчик 1 адреса. Далее контроллер работает аналогично.

В случае, когда провер емое логическое условие равно нулю, а элемент И 5 закрыт и счетчик 1 адреса по очередному таковому импульсу,поступающему с первого входа 15 синхронизации контроллера, переходит в очередное состо ние.

В случае изменени  i-ro приоритетного логического услови  (1 ТТп) контроллер работает следующим образом.

По очередному тактовому импульсу, поступающему с второго входа 16 синхронизации контроллера после изменени  1-го приоритетного логического услови  (фиг.2), 10 i-ro блока 9 контрол  датчиков (i 1, п) переходит в единичное состо ние, на его пр мом выходе по вл етс  единица. В результате на выходе первого одновибратора 11 i-ro блока контрол  датчиков (1 1, п) по вл етс  единичный импульс, длительность которого удовлетвор ет условию

п Тимп 4 П,

-.

где п - период следовани  импульсов синхронизации контроллера.

Этот импульс, пройд  через элемент ЛИ 141-го блока 9 контрол  датчиков (I ТГп). оступает на 1-й вход приоритетного элеента 8, на 1-й вход элемента ИЛУ1 7. На 1-м ходе приоритетного элемента 8 по вл етс  диничный потенциал ткрывающий 1-й вход коммутатора 6 (I 1, п). на D-вход счетика 1 поступает адрес микрокоманды, к которой должен осуществитьс  переход икропрограммы при переходе в единицу i-ro приоритетного логического услови . Этот адрес поступает с выхода шифратора 13 1-го блока 9 контрол  датчиков (I 1, п). анный шифратор 13 вырабатывает два адреса в зависимости от состо ни  1-го приоритетного логического услови  (1 1, п).

Единичный импульс, проход  через элемент ИЛИ 7 на V-вход счетчика 1 адреса, переводит последний в режим записи, и по очередному тактовому импульсу, поступающему на первый вход 15 синхронизации контроллера, адрес с выхода шифpaтo|эaJЗ 1-го блока 9 контрол  датчиков , п), пройд  через кс)ммутатор 6, записываетс  в счетчик 1. Таким образом, происходит переход к соответствующей части микрокоманды , записанной в блоке 2 посто нной пам ти микропрограмм,

В случае, когда по одному тактовому импульсу, поступающему с второго входа 16 синхронизации контроллера, происходит изменение состо ни  триггера 10 более чем в одном блоке 9 контрол  датчиков, контроллер работает следующим образом.

Допустим, произошло изменение состо ни  триггера 10 в I и j блоках 9 контрол  датчиков (Г 1....,п), О 1,...,п), причем i j. Тогда одновременно единичный импульс по витс  на выходе, элемента ИЛИ 14 1-го и j-ro блоков контрол  датчиков. Эти импульсы поступают на 1-й и J-й входы приоритетного элемента 8. Но из его п выходов единичный импульс по вл етс  только на Нм выходе.

Таким образом, открыт только 1-й Dвход коммутатора 6, смещени  адресов не происходит.

Далее контроллер работает аналогично.

Claims (1)

1. Формула изобретени 

   Программируемый контроллер, содержащий счетчик адреса, блок посто нной пам ти микропрограмм, мультиплексор, регистр и элемент И, причем синхровход счетчика адреса  вл етс  первым входом синхронизации контроллера, а выходы счетчика адреса соединены с адресными входами блока посто нной пам ти микропрограмм , микрооперационные выходы блока посто нной пам ти микропрограмм - с информационными входами регистра, выходы которого  вл ютс  выходами микроопераций контроллера, выход метки блока посто нной пам ти микропрограмм соединен с входом сброса регистра и первым входом элемента И, выходы логических условий блока посто нной пам ти микропрограмм

   соединены с адресными входами мультиплексора , выход которого соединен с вторым входом элемента И, перва  группа информационных входов мультиплексора  вл етс  группой входов логических услоВИЙ контроллера, синхровход регистра соединен с вторым входом синхронизации контроллера, отличающийс  тем, что, с целью повышени  быстродействи  контроллера , в него введены коммутатор, элемент ИЛИ, приоритетный элемент и группа блоков контрол  датчиков, каждый из которых содержит триггер, первый и второй одновибраторы , шифратор и элемент ИЛИ, причем микрооперационные выходы и выход метки блока посто нной пам ти микропрограмм соединены соответственно с информационными входами и входом разрешени  коммутатора, выходы которого соединены с информационными входами

   счетчика адреса, группа входов приоритетных логических условий контроллера соединена с второй группой входов мультиплексора , а i-й разр д группы входов приоритетных логических условий контроллера соединен с информационным входом триггера i-ro (1 TTri) блока контрол  датчиков группы, пр мой и инверсный выходы которого соединены с соответствующими входами шифратора и соответственно с входами первого

   и второго одновибраторов, выходы которых соединены с соответствующими входами элемента ИЛИ 1-го блока контрол  датчиков группы, выход элемента ИЛИ i-ro блока контрол  датчиков группы соединен с 1-м (i 1,

   п) входом элемента ИЛИ и приоритетного элемента, выходы которого соединены соответственно с группой входов разрешени  коммутатора, выход элемента И соединен с (ri+1)-M входом элемента ИЛИ, выход которого соединен с входом разрешени  счетчика адреса, входы синхронизации триггеров блоков контрол  датчиков группы объединены и соединены с вторым входом синхронизации контроллера, группа выходов

   шифратора i-ro блока контрол  датчиков группы соединена с группой информационных входов коммутатора.

   Pu.