SU1179338A1 - Микропрограммное устройство управлени - Google Patents

Abstract

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок посто нной пам ти микрокоманд, регистр адреса и регистр микрокоманд, мультиплексор , первый коммутатор адреса, триггер пуска, генератор тактовых импульсов, причем вход пуска устройства соединен с единичным входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, выход регистра адреса соединен с адресным входом блока посто ниой пам ти микрокоманд, первый информационный выход которого соединен с первым информационным входом регистра микрокоманд , выход микроопераций регистра микрокоманд соединен с выходом микроопераций устройства, а выход микрооперации «Конец работы соединен с нулевым входом триггера пуска, выход логических условий регистра микрокоманд соединен с управл ющим входом мультиплексора, информационный вход которого соединен с входом логических условий устройства, выход первого коммутатора адреса соединен с информационным входом регистра адреса, отличающеес  тем, что, с целью уменьшени  объема оборудовани , в устройство введены второй коммутатор адреса, буферный регистр, блок элементов И, первый, второй и третий элементы И, элемент ИЛИ, причем вход кода операции устройства соединен с первым информационным входом первого коммутатора адреса, первый выход генератора тактовых импульсов соединен с входом синхронизации регистра адреса, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра микрокоманд и первым входом первого элемента И, выход которого соединен с входом синхронизации буферного регистра, первый и второй выходы буферного регистра соединены с первыми группами входов соответственно первого и второго информационных входов второго коммутатора адреса, выход которого соединен с первой группой входов второго информационного входа первого коммутатора адреса, i второй информационный выход блока посто нной пам ти микрокоманд соединен с ин (Л формационным входом буферного регистра, пр мым входом блока элементов И и входами элемента ИЛИ, выход блока элементов И соединен с вторым информационным входом регистра микрокоманд, выход элемента ИЛИ соединен с инверсным входом второго элемента И и пр мым входом третьего элемента И, выходы которых соединены соответственно с выходом ошибки устройства и первым управл ющим входом второго ;о со коммутатора адреса, выход логических условий блока посто нной пам ти микрокоманд соединен с инверсными входами блока эле00 00 ментов И, с пр мыми входами первого и второго элемента И и с инверсным входом третьего элемента И, выход мультиплексора соединен с вторым управл ющим входом второго коммутатора адреса, выходы немодифицируемой и модифицируемой частей адреса регистра микрокоманд соединены соответственно с второй группой входов второго информационного входа первого коммутатора адреса и третьим информационным входом второго коммутатора адреса, выход микрооперации «Конец команды регистра микрокоманд соединен с пр мым и инверсным управл ющими входами первого комму

Description

татора адреса, перва  и втора  группы выходов модифицируемой части адреса регистра микрокоманд соединены с вторыми группами входов соответственно первого и второго информационных входов второго коммутатора адреса.

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении центральных и периферийных устройств управлени  ЭВМ и вычислительных систем.

Целью изобретени   вл етс  уменьшение объема используемого оборудовани .

На фиг. 1 приведена функциональна  схема микропрограммного устройства управлени ; на фиг. 2 - фрагмент реализуемой микропрограммы; на фиг. 3 - размещение информации в пол х микрокоманд, предшествующих ветвлению (Ф1) и микрокоманд ветвлени  (Ф2).

Микропрограммное устройство управлени  (фиг. 1) с конролем содержит блок 1 посто нной пам ти микрокоманд, регистр 2 адреса и регистр 3 микрокоманд, буферный регистр 4, первый 5 и второй 6 коммутаторы адреса, мультиплексор 7, генератор 8 тактовых импульсов, триггер 9 пуска, первый элемент И 10, элемент ИЛИ 11, блок 12 элементов И, второй 13 и третий 14 элементы И, входы кода операции 15, логических условий 16 и пуска 17 устройства, выходы микроопераций 18 (в том числе выходы микроопераций «Конец команды 18.1 и «Конец работы 18.2) и ошибки 19 устройства, первый 20 и второй 21 выходы генератора 8, первый 22 и второй 23 информационные выходы и выход 24 логических условий блока 1 посто нной пам ти микрокоманд, выходы немодифицируемэй 25 и модифицируемой 26 частей адреса регистра 3, первый 27 и второй 28 выходы регистра 4.

На фиг. 2 и 3 использованы следующие обозначени : R; - микрокоманда i; X,- - логическое условие j; Ф1 - формат микрокоманды, предшествующей микрокоманде ветвлени ; Ф2 - формат микрокоманды ветвлени .

Назначение основных элементов микропрограммного устройства управлени  (фиг. I) состоит в следующем.

Блок 1 посто нной пам ти микрокоманд предназначен дл  хранени  адресных и операционных частей микрокоманд, кодов логических условий л метки М, предназначенной дл  управлени  работой устройства.

Регистр 2 адреса предназначен дл  хранени  адреса очередной микрокоманды. Запись следующего адреса в регистр 2 адреса осуществл етс  по заднему фронту первого тактового импульса, формируемого генератором 8 тактовых импульсов.

Регистр 3 микрокоманд предназначен дл  приема, хранени  и выдачи микрокоманд, кажда  из которых содержит поле немодифицируемых адресных разр дов, поле модифицируемых разр дов адреса, поле микрооперации, поле метки и кодов логических условий. Запись очередной микрокоманды в регистр 9 микрокоманд осуществл етс  по заднему фронту второго импульса. Буферный регистр 4 предназначен дл  приема, хранени  и выдачи модифицируемых разр дов адреса микрокоманды ветвлений , считанных из пол  кодов логических

5 условий блока 1 по заднему фронту второго тактового импульса при разрешающем сигнале метки.

Первый коммутатор 5 адреса предназначен дл  коммутации адреса очередной микроQ команды. При отсутствии сигнала микроопераций «Конец команды на выходе 18.1 регистра 3 микрокоманд на информационный вход регистра 2 адреса поступает адрес, сформированный из модифицируемой и немодифицируемой частей - составной адрес.

5 В противном случае в регистр 2 адрес передаетс  код выполн емой операции со входа 15 устройства, который определ ет адрес первой микрокоманды соответствующей микропрограммы.

Второй коммутатор 6 адреса предназначен дл  формировани  модифицируемой части адреса очередной микрокоманды из модифицируемых разр дов адреса, поступающих на его информационные входы с выходов 26 регистра 3 микрокоманд и выходов 27 и 28 буферного регистра 4 в соответствии с управл ющими сигналами, поступающими с выхода мультиплексора 7 и третьего элемента И 14. При отсутствии сигнала с выхода третьего элемента И 14 все немодифицируемые разр ды адреса выхода 25

0 непосредственно, а с выхода 26 регистра 3 микрокоманд через коммутатор 6, поступают на второй информационный вход первого коммутатора 5 адреса. При этом информаци  на выходе буферного регистра 4 отсутствует. После по влени  сигнала на выходе элемента И 14 адрес очередной микрокоманды формируетс  с учетом значени  провер емого логического услови  на мультиплексоре 7. При единичном значении сигнала с выхода мультиплексора 7 на вход первого коммутатора 5 поступает часть адреса, сформированна  из модифицируемых разр дов адреса, поступивших на вход коммутатора 6 с выхода 26 регистра 3 микрокоманд и 27 буферного регистра 4, соответствующих единичному значению провер емого логического услови . При нулевом значении сигнала с выхода мультиплексора 7 на вход первого коммутатора 5 адреса поступает адрес, сформированный из модифицируемых разр дов адреса, поступающих на вход коммутатора 6 адреса с выхода 26 регистра 3 микрокоманд и выхода 28 буферного регистра 4 и соответствующих нулевому значению провер емого логического услови .

Мультиплексор 7 предназначен дл  выделени  значени  провер емого логического услови . С этой целью на его информационные входы подаютс  сигналы логических условий, поступающие на вход 16 устройства , а на управл ющие входы - коды провер емых логических условий с выхода регистра 3 микрокоманд.

Генератор 8 тактовых импульсов предназначен дл  синхронизации работы устройства. На его выходах 20 и 21 формируютс  первый и второй тактовые импульсы соответственно .

Триггер 9 пуска предназначен дл  управлени  запуском генератора 8 тактовых импульсов . Его включение происходит по сигналу «Пуск, поступающему на вход 17 устройства , а выключение - по сигналу «Конец работы с выхода 18.2 регистра 3 микрокоманд . Первый элемент И 10 управл ет передачей тактового импульса с выхода 21 генератора 8 тактовых импульсов в соответствии со значением управл ющей метки на синхронизирующий вход буферного регистра 4.

Элемент ИЛИ 1 1 предназначен дл  выдачи сигнала о наличии информации в поле логических условий микрокоманды.

Блок 12 элементов И управл ет поступлением значений разр дов пол  логических условий на второй информационный вход D2 регистра 3 микрокоманд в соответствии со значением управл ющей метки.

Второй элемент И 13 формирует на выходе устройства 19 сигнал «Ощибка. Сигнал формируетс  при условии по влени  метки при отсутствии информации в поле логических условий микрокоманды.

Третий элемент И 14 предназначен дл  формировани  сигнала, управл ющего коммутатором 6 адреса.

Рассмотрим функционирование микропрограммного устройства управлени .

В исходном состо нии все элементы пам ти устройства (фиг. 1) наход тс  в нулевом состо нии за исключением единичного состо ни  разр да регистра 3 микрокоманд , соответствующего выходу 18.1 регистра 3 микрокоманд. Цепи приведени  в исходное состо ние на схеме условно не показаны. Последний разрещает передачу через коммутатор 5 кода операции со входа 15 устройства дл  его последующей записи в регистр 2 адреса.

По сигналу «Пуск со входа 17 устройства триггер 9 устанавливаетс  в единичное состо ние и выключает генератор 8 тактовых импульсов. По первому тактовому импульсу с выхода 20 генератора 8 в регистр 2 адреса со входа 15 кода операции устройства через первый коммутатор 5 адреса записываетс  код реализуемой операции, который определ ет адрес первой микроко5 манды, соответствующей микропрограммы. Рассмотрим реализацию линейного участка микропрограммы.

В этом случае информаци  в поле логических условий микрокоманд отсутствует и

0 значение метки равно нулю.

По второму тактовому импульсу с выхода 21 генератора 8 адрес следующей микрокоманды и код микрокоманды записываютс  в регистр 3 микрокоманд. Код микрокоманды выдаетс  с выходов регистра 3

микрокоманд на выход 18 микроопераций устройства. Немодифицируемые разр ды адреса поступают с выхода 25 регистра 3 микрокоманд на вторые информационные входы коммутатора 5 адреса; а модифицируемые разр ды адреса с выхода 26 регистра 3 микрокоманд через второй коммутатор 6 адреса по разрещающему сигналу с выхода 18.2 регистра 3 поступают на второй информационный вход коммутатора 5. Таким образом, адрес микрокоманды  вл етс  суммой немо5 дифицируемых старших разр дов адреса (фиг. 3), модифицируемых разр дов адреса, соответствующих нулевому значению провер емых логических условий, модифицируемых разр дов адреса, соответствующих единичному значению провер емых логических

0 условий.

По очередному тактовому импульсу с выхода 20 генератора 8 тактовых импульсов в регистр 2 адреса со второго и третьего информационных входов второго коммутатора 6 адреса считываетс  сформированный адрес микрокоманды и работа устройства осуществл етс  в соответствии с описанным. При необходимости реализации условного перехода устройство функционирует следующим образом.

0 В формате пол  логических условий (фиг. 3) микрокоманды, предшествующей микрокоманде ветвлени , задаютс  модифицируемые части адреса: модифицируемые разр ды адреса, соответствующие нулевому значению провер емого логического услови 

5 и модифицируемые разр ды адреса, соответствующие единичному значению провер емого логического услови  и управл юща  метка М. В результате этого

метка блокирует прохождение информации на второй информационный вход регистра 3 микрокоманд и обеспечивает запись по второму тактовому импульсу с выхода 21 генератора 8 через первый элемент И 10 модифицируемых разр дов адреса в буферный регистр 4.

По первому тактовому импульсу с выхода 20 генератора 8 в регистр 2 адреса записываетс  сформированный адрес, по которому считываетс  микрокоманда ветвлени .

В формате этой микрокоманды метка М отсутствует, поэтому блокируетс  считывание информации в буферный регистр 4, и по второму тактовому импульсу с выхода 21 генератора 8 тактовых импульсов код провер емого логического услови , адресна  информаци  об очередной микрокоманде и коды микроопераций записываютс  в регистр 3 микрокоманды. В этом случае сигнале выхода элемента И 14 позвол ет формировать два адреса. Выбор необходимого из них осуществл етс  в соответствии с сигналом с выхода мультиплексора 7. При нулевом значении логического услови  адрес следующей микрокоманды представл етс  как АО, а при единичном как Аи

Сформированный адрес вновь записываетс  по первому тактовому импульсу через коммутатор 5 в регистр 2 адреса.

Если следующа  микрокоманда  вл етс  также микрокомандой условного перехода , то устройство функционирует аналогичным образом.

При необходимости перехода к новому линейному участку микропрограммы в формате первой микрокоманды этого участка задаетс  метка М, котора  обеспечивает по второму тактовому импульсу обнулени  разр дов буферного регистра 4 и разр дов пол  логических условий регистра 3 микрокоманд. При этом сигнал с выхода элемента И 14 по первому тактовому импульсу обеспечивает считывание в регистр 2 адреса очередной микрокоманды.

Функционирование устройства осуществл етс  далее по описанному дл  линейного участка микропрограммы алгоритму.

По окончании работы с выхода 18.2 регистра 3 микрокоманд на нулевой вход триггера 9 поступает сигнал «Конец работы.

По этому сигналу триггер устанавливаетс  в нулевое положение и останавливает генератор 8.

В предлагаемом микропрограммном устройстве управлени  предусмотрена система контрол  реализации микропрограммы. Дл  этого предусмотрен выход 19 устройства,  вл ющийс  выходом сигнала «Ощибка. Сигнал «Ощибка формируетс  в случае наличи  метки и отсутстви  информации в поле логических условий в формате микрокоманды .

(риг.З

23 2

Claims (1)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок постоянной памяти микрокоманд, регистр адреса и регистр микрокоманд, мультиплексор, первый коммутатор адреса, триггер пуска, генератор тактовых импульсов, причем вход пуска устройства соединен с единичным входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, выход регистра адреса соединен с адресным входом блока постоянной памяти микрокоманд, первый информационный выход которого соединен с первым информационным входом регистра микрокоманд, выход микроопераций регистра микрокоманд соединен с выходом микроопераций устройства, а выход микрооперации «Конец работы» соединен с нулевым входом триггера пуска, выход логических условий регистра микрокоманд соединен с управляющим входом мультиплексора, информационный вход которого соединен с входом логических условий устройства, выход первого коммутатора адреса соединен с информационным входом регистра адреса, отличающееся тем, что, с целью уменьшения объема оборудования, в устройство введены второй коммутатор адреса, буферный регистр, блок элементов И, первый, второй и третий эле- менты И, элемент ИЛИ, причем вход кода операции устройства соединен с первым информационным входом первого коммутатора адреса, первый выход генератора тактовых импульсов соединен с входом синхронизации регистра адреса, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра микрокоманд и первым входом первого элемента И, выход которого соединен с входом синхронизации буферного регистра, первый и второй выходы буферного регистра соединены с первыми группами входов соответственно первого и второго информационных входов второго коммутатора адреса, выход которого соединен с первой группой входов второго информационного входа первого коммутатора адреса, _с второй информационный выход блока посто- 5S янной памяти микрокоманд соединен с информационным входом буферного регистра, прямым входом блока элементов И и входами элемента ИЛИ, выход блока элементов И соединен с вторым информационным входом регистра микрокоманд, выход элемента ИЛИ соединен с инверсным входом второго элемента И и прямым входом третьего элемента И, выходы которых соединены соответственно с выходом ошибки устройства и первым управляющим входом второго коммутатора адреса, выход логических условий блока постоянной памяти микрокоманд соединен с инверсными входами блока элементов И, с прямыми входами первого и второго элемента И и с инверсным входом третьего элемента И, выход мультиплексора соединен с вторым управляющим входом второго коммутатора адреса, выходы немодифицируемой и модифицируемой частей адреса регистра микрокоманд соединены соответственно с второй группой входов второго информационного входа первого коммутатора адреса и третьим информационным входом второго коммутатора адреса, выход микрооперации «Конец команды» регистра микрокоманд соединен с прямым и инверсным управляющими входами первого комму татора адреса, первая и вторая группы выходов модифицируемой части адреса регистра микрокоманд соединены с вторыми группа ми входов соответственно первого и второго информационных входов второго коммутатора адреса.