SU1176346A1 - Устройство дл определени пересечени множеств - Google Patents
Устройство дл определени пересечени множеств Download PDFInfo
- Publication number
- SU1176346A1 SU1176346A1 SU843711901A SU3711901A SU1176346A1 SU 1176346 A1 SU1176346 A1 SU 1176346A1 SU 843711901 A SU843711901 A SU 843711901A SU 3711901 A SU3711901 A SU 3711901A SU 1176346 A1 SU1176346 A1 SU 1176346A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- elements
- output
- group
- outputs
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПЕРЕСЕЧЕНИЯ МНОЖЕСТВ, содержащее два регистра, группы элементов И, группу элементов ИЛИ, дешифратор и блок пам ти, первый информационный выход которого соединен с входом дешифратора, отличающеес тем, что, с целью повьппени производительности устройства за счет обработки двух множеств элементов, в него введены два счетчика, элемент ИЛИ, триггер, узел сравнени и блок микропрограммного управлени , причем первый адресный вход устройства соединен с информационным входом первого счетчика, выходы разр дов которого соединены с информационными входами элементов И первой группы, выходы которых соединены с первыми входами элементов ИЛИ группы, выходы которых соединены с адресным входом блока пам ти, второй информационньш выход которого соединен с первым информационным входом узла сравнени и с информационными входами элементов И второй группы, выходы которых соединены с информационным входом первого регистра, выходы разр дов которого соединены с вторым информационным входом узла сравнени и с информационными входами элементов И третьей группы, выходы которых соединены с информационным выходом устройства, второй адресный вход устройства соединен с информационным входом второго регистра, выходы разр дов которого соединены с информационными входами элементов И четвертой группы, выходы которых соединены с информационным входом второго счетчика, выходы разр дов которого соединены с информационными входами элементов И п той группы, выходы которых соединены с вторыми входами элементов. ИЛИ группы, выход узла сравнени соединен с единичным вхоДом триггераJ .единичный (0 выход которого соединен с первыми С управл ющими входами элементов И третьей группы, первый выход блока микропрограммного управлени соединен с управл ющими входами элементов И первой группы, второй выход соединен со счетным входом первого счетчика и с управл ющими входами о элементов И второй группы, третий, Од 4 Од четвертый, п тый и шестой выходы блока микропрограммного управлени соединены соответственно с управл ютщими входами элементов И четвертой группы, п той группы, узла сравнени и с вторыми управл ющими входами элементов И третьей группы, седьмой выход соединен со счетным входом второго счетчика и.с первым входом элемента ИЛИ, выход которого соединен с нулевым входом триггера, нулевой выход которогб соединен с первым входом блока микропрограммного управлени , восьмой выход которого сое
Description
динен с сигнализирующим выходом уст ройства и с /.вторым входом элемента ИЛИ, выход денюфратора соединен с вторым входом блока микропрограмм много управлени , третий вход кото1176346
рого соединен с установочным входок устройства и с третьим входом элемента Ш1И,. вход запуска устройства соединен с четвертым входом блока микропрограммного управлени .
1
Изобретение относитс к вычислительной технике и может быть использовано в системах управлени банкам данных.
Цель изобретени - повьшение производительности устройства за счет обработки двух множеств элементов .
На фиг. 1 приведена схема устройства; на фиг. 2 - схема блока, микропрограммного управлени на фиг. 3 схема микропрограммы работы устройства .
Схема содержит регистры 1 и 2, группы 3-7 элементов И, группу элементов ИЛИ, дешифратор 9, блок 10 пам ти, счетчики 11 и 12, элемен ИЛИ 13, триггер 14, узел 15 сравнени , блок 16 Микропрограммного управлени , адресные входы 17 и 18 устройства, установочный вход 19 устройства, вход 20 запуска устройства , информационньш выход 21 устройства,сигнализирующий выход 22 устройства, выходы 23 - 29 блока 16 и входы 30 и 31 блока 16, узел 32 пам ти, счетчик 33, группы 34 и 35 элементов И, дешифратор 36, генератор 37 импульсов, -распреде- питель 38 импульсов, элементы 39 и 40 задержки, регистр 41, элементы ИЛИ 42, 43; триггер 44 и элементы И 45-58.
В кажд.ом блоке схемы микропро-. граммы работы устройства (фиг. 3) изображены вьшолн емые микрооперации . Элементы устройства отмечеиъ их позици ми на фиг. 1 и 2. Справа от черты в пр моугольном блоке отмечаетс выход блока 16, под действием импульса на котором выполн етс соответствующа микроопераци . Позиции, заключенные в скобки, определ ют выходы (содержимО181
соответствующих элементов устройства . Стрелка обозначает пересылку информации, а знак вопроса - про- BiepKy услови ,
5 Пусть А и В - множества элементов . Тогда пересечение двух множеств вл етс множеством С элементов, принадлежащих как множеству А, так и множеству В. Каждое множество хра-.
О нитс в блоке 10 пам ти, причем элементы множества представлены кодами чисел и наход тс в последовательных чейках. Последний элемент множества отмечаетс в блоке 10
5 специфическим Содержимым дополнительных разр дов, выходы которых соединены с входами дешифратора 9. Если группа дополнительных разр дов используетс только дл этой цели,
0 то она может быть заменена одним разр дом, а дешифратор 9 может быть исключен из схемы устройства.
Устройство работает следующим образом.
При включении питани устройство устанавливаетс в исходное состо ние импульсов с входа 19, по которому обнул ютс триггеры 14 (через элемент ИЛИ 13) и 44 (через элемент ИЛИ 42); распределитель 38 переводитс в исходное состо ние (ни на одном из его вь-ходов сигнал не по вл етс ), а генератор 37 - в запертое состо ние. В счетчике 11 по входу
17 записываетс адрес первого элемента множества А, а в регистр 1 по входу 18 - адрес первого элемента множества В. Устройство готово к работе .
Запуск устройства в работу производитс импульсом с входа 20. По этому импульсу в счетчике 33 формируетс адрес первой микрокоманды микропрограммы работы устройства. 3 записанной в узле 32 пам ти. При этом из него выбираетс перва микр команда на входы дешифратора 36, и кода адреса следующей микрокоманды.. Этот же импульс с задержкой, необходимой дл выборки первой микрокоманды , подаетс на вход запуска генератора 37, который начинает выдавать импульсы тактовой частоты. Они распредел ютс распределителем 38 по управл ющим точкам блока 16. Первый импульс по вл етс на первом выходе распределител S8 и проходит через, элемент И 45 (код микрооперации первой микрокоманды должен приводить к по влению сигнала на первом выходе дешифратора 36). При это содержимое счетчика 11 подаетс чер группы 3 элементов И и 8 элементов ИЛИ в блок 10 пам ти, из которого выбираетс первый элемент множества А. Кроме того, адрес следующей микр команды принимаетс в регистр 41. Второй импульс с выхода распределител 38 открывает группы 35 элементен И и адрес следующей микрокоманды прини14аетс в счетчик 33. В даль нейшем выборка микрокоманд из узла 32 пам ти и их расшифровка производитс аналогично. Код второй микрооперации приводит к по влению импульса на входе 24 блока 16, в результате чего содержимое счетчика 11 увеличиваетс на единицу (формируетс адрес следующего элемента множества А), а первый элемент множества А с блока 10 пам ти принимае с в регистр 2 (так как открываетс группа 4 элементов И). Кроме того , этот же импульс подаетс на, эле мент И 55. Дешифратор 9 настроен.на содержимое дополнительных разр дов блока 10 пам ти, соответствующее последнему элементу множества. Следовательно , если из блока 10 на пре дыдущем такте выбран последний элемент множества А, то по вл етс импульс на выходе элемента И 55, который устанавливает триггер 44 в единичное состо ние. При выполнении следующей микрокоманды по вл етс импульс на выходе 25 блока 16 и содержимое регистра 1 переписы ваетс в счетчик 12. Далее по вл ет с импульс на выходе 26 блока 16, который открывает группу 7 элементов И и содержимое счетчика 12 подаетс в блок 10 пам ти. При этом 464 из него выбираетс первый элемент множетсва В. По импульсу на цыходе 27блока 16 осуществл етс сравнение в узле 15 содержимого на выходе блока 10 пам ти с содержимым регистра 2. При совпадении этих кодов по вл етс импульс на выходе узла 15 сравнени и триггер 14 устанавливаетс в единичное состо ние, подготавлива к отрытию группу 5 элементов И. По импульсу с выхода 28блока 16 осуществл етс выдача первого элемента множества С из регистра 2 на 21, если триггер 14 находитс в единичном состо нии. Если же он в нулевом состо нии, то выдача не производитс . При выполнении следующей микрокоманды по вл етс импульс на выходе элемента И 52. Здесь микропрограмма разветвл етс в зависимости от состо ни триггера 14. Если триггер 14 находитс в нулевом состо нии, то по вл етс импульс на выходе элемента И 57, который проходит через элемент ИЖ 43 и с задержкой, необходимой дл прин ти в счетчик 33 адресаследующей . микрокоманды, подаетс на счетный вход счетчика 33, увеличива его содержимое на единицу. При этом из блока 32 выбираетс микрокоманда, в результате выполнени которой по вл етс импульс на выходе 29 блока 16, вследствие чего содержимое счетчика 1-2 увеличиваетс на единицу (формируетс адрес следующего элемента множества В), а триггер 14 устанавливаетс в нулевое состо ние . Затем по вл етс импульс на выходе элемента И 53 и происходит анализ потенциала на выходе дешифратора 9. Если он нулевой, то элемент И 58 не открываетс и следующей выбираетс микрокоманда безусловного перехода. Код этой микрокоманды дешифратором 36 не расшифровываетс , но в результате ее выполнени в счетчик 33 записываетс адрес четвертой микрокоманды микропрограммы. Если на выходе дешифратора 9 присутствует сигнал , то. по вл етс импульс на выходе элемента И 58 и в счетчике 33 формируетс адрес микрокоманды , в результате выполнени которой по вл етс импульс на выходе элемента И 54. у Если триггер 14 находитс в единичном состо нии, то содержимое C4eiv
sa 33 не измен етс , вследствие чего из узла 32 выбираетс микрокоманда безусловного перехода к микрокоманде , по которой в1адаетс импульс на выходе элемента И 54. .
По импульсу с выхода элемента И 54 производитс анализ состо ни триггера 44. Если он находитс в нулевом состо нии, то следукнцей выбираетс микрокоманда безусловного перехода к первой микрокоманде микропрограммы . Если же триггер 44 находитс в единичном состо нии, то по вл етс импульс на выходе 22 уст:ройства , сигнализирукнций об окончании работы устройства. Этим :же импульсом устройство переводитс в исходное состо ние.
После записи в счетчик 11 и регистр 1 адресов первых элементов двух других множеств и подачи импульса на выход 20 устройство снова запускаетс в работу.
J9 20
риг. 1
23 24 25 26 27 28 29
Фие. Z
(1)J2 2S
i
(гг) 2в
Claims (1)
- УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПЕРЕСЕЧЕНИЯ МНОЖЕСТВ, содержащее два регистра, группы элементов И, группу элементов ИЛИ, дешифратор и блок памяти, первый информационный выход которого соединен с входом дешифратора, отличающееся тем, что, с целью повышения производительности устройства за счет обработки двух множеств элементов, в него введены два счетчика, элемент ИЛИ, триггер, узел сравнения и блок микропрограммного управления, причем первый адресный вход устройства соединен с информационным входом первого счетчика, выходы разрядов которого соединены с информационными входами элементов И первой группы, выходы которых соединены с первыми входами элементов ИЛИ группы, выходы которых соединены с адресным входом блока памяти, второй информационный выход которого соединен с первым информационным входом узла сравнения и с информационными входами элементов И второй группы, выходы которых соединены с информационным входом первого регистра, выходы разрядов которого соединены с вторым информационным входом узла сравнения и с информационными входами элементов И третьей группы, выходы которых соединены с информационным выходом устройства, второй адресный вход устройства соединен с информационным входом второго регистра, выходы разрядов которого соединены с информационными входами элементов И четвертой группы, выходы которых соединены с информационным входом второго счетчика, выходы разрядов которого соединены с информационными входами элементов И пятой группы, выходы которых соединены с вторыми входами элементов.ИЛИ группы, q выход узла сравнения соединен с единичным входом триггера, .единичный выход которого соединен с первыми управляющими входами элементов И третьей группы, первый выход блока микропрограммного управления соединен с управляющими входами элементов И первой группы, второй выход соединен со счетным входом первого счетчика и с управляющими входами элементов И второй группы, третий, четвертый, пятый и шестой выходы блока микропрограммного управления соединены соответственно с управляющими входами элементов И четвертой группы, пятой группы, узла сравнения и с вторыми управляющими входами элементов И третьей группы, седьмой выход соединен со счетным входом второго счетчика и с первым входом элемента ИЛИ, выход которого соединен с нулевым входом триггера, нулевой выход которогб соединен с первым входом блока микропрограммного управления , восьмой выход которого сое>Ц „.,1176346 динен с сигнализирующим выходом устройства и с /вторым входом элемента ИЛИ, выход дешифратора соединен с вторым входом блока микропрограммного управления, третий вход кото рого соединен с установочным входом устройства и с третьим входом элемента ИЛИ,. вход запуска устройства соединен с четвертым входом блока микропрограммного управления.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843711901A SU1176346A1 (ru) | 1984-03-16 | 1984-03-16 | Устройство дл определени пересечени множеств |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843711901A SU1176346A1 (ru) | 1984-03-16 | 1984-03-16 | Устройство дл определени пересечени множеств |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1176346A1 true SU1176346A1 (ru) | 1985-08-30 |
Family
ID=21107806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843711901A SU1176346A1 (ru) | 1984-03-16 | 1984-03-16 | Устройство дл определени пересечени множеств |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1176346A1 (ru) |
-
1984
- 1984-03-16 SU SU843711901A patent/SU1176346A1/ru active
Non-Patent Citations (1)
Title |
---|
Опубликованна за вка GB ,№ 1448211, кл. G 06 F 15/38, 1976. Авторское свидетельство СССР №666545, кл. G 06 F 15/38, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1176346A1 (ru) | Устройство дл определени пересечени множеств | |
SU830386A1 (ru) | Микропрограммное устройствоупРАВлЕНи | |
SU1629910A1 (ru) | Микропрограммное устройство управлени | |
SU802963A1 (ru) | Микропрограммное устройство управле-Ни | |
SU1649532A1 (ru) | Устройство дл поиска чисел | |
SU1478215A1 (ru) | Микропрограммное устройство управлени | |
SU1642462A1 (ru) | Устройство дл поиска информации | |
SU920726A1 (ru) | Микропрограммное устройство управлени | |
SU987623A1 (ru) | Микропрограммное устройство управлени | |
SU1552190A2 (ru) | Устройство дл отладки программ | |
SU369705A1 (ru) | Биелиотека | |
SU1179373A1 (ru) | Устройство дл вычислени объединени множеств | |
SU1249529A1 (ru) | Устройство дл моделировани топологии сетей | |
SU1513440A1 (ru) | Настраиваемое логическое устройство | |
SU1124272A2 (ru) | Устройство дл ввода астрономического времени | |
SU1683019A2 (ru) | Устройство дл отладки программ | |
SU378945A1 (ru) | Устройство для микропрограммного управления | |
SU1615725A1 (ru) | Устройство дл контрол хода программы | |
SU922742A1 (ru) | Устройство микропрограммного управлени | |
SU913379A1 (ru) | Устройство микропрограммного управления 1 | |
SU1206806A1 (ru) | Устройство дл редактировани списка | |
SU640294A1 (ru) | Микропрограммное устройство управлени | |
JPS5775046A (en) | Phose absorbing circuit | |
SU1103230A1 (ru) | Микропрограммное устройство управлени | |
SU1149241A1 (ru) | Устройство дл ввода информации от датчиков |