SU1580360A1 - Микропрограммное устройство управлени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах управлени  дискретных об7ектов с сильным разбросом длительностей выполнени  отдельных микроопераций. Цель изобретени  - расширение области применеи  устройства. Дл  этого устройство содержит блок 1 пам ти микрокоманд, регистр 2 адреса, регистр 3 микроопераций, регистр 4 маски, триггер 5 пуска, сумматор7, одновибратор 8, блоки 9, 10, элементов И, элементы ИЛИ 11, 12, элементы задержки 13,14 и элемент И 15. Выдача в регистр 3 кода микроопераций очередной микрокоманды из блока 1 пам ти микрокоманд осуществл етс  при поступлении на вход 20 событий хот  бы одного из ожидаемых собатий. Управл ющий сигнал дл  выдачи микроопераций очередной микрокоманды формируетс  с помощью одновибратора 8, блок 10 элементов И и элемента ИЛИ 11 в соответствии с маской из регистра 4 маски. Адрес следующей микрокоманды формируетс  с помощью блока 9 элементов И и сумматора 7 путем анализа кодов логических условий с входа 19 устройства. Адрес микрокоманды хранитс  в регистре 2 адреса, куда он загружаетс  с помощью коммутатора 6 адреса. Триггер 5 пуска, элемент И 15, элемент ИЛИ 12 и элементы задержки 13 и 14 обеспечивают управление работой отдельных компонентов устройства. 3 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах управлени  дискретных объектов.

Цель изобретени  - расширение области применени  устройства за счет реализации возможности программного выбора произвольного набора событий окончани  выполнени  микрооперации и за счет реализации возможности произвольного выбора начальной микроко-, манды от внешнего источника.

На фиг.1 представлена функциональна  схема предлагаемого устройства; на фиг.2 - формат микрокоманды; на фиг.З - пример временной диаграммы, иллюстрирующей функционирование устройства .

Микропрограммное устройство управлени  содержит блок 1 пам ти микрокоманд с выходом 1в1 кода микроопераций , выходом 1,2 маски условий, выходом 1.3 адреса и выходом 1в4 маски событий, регистр 2 адреса, регистр 3 микроопераций, регистр 4 маски, триггер 5 пуска, коммутатор 6 адреса, сумматор 7, одновибратор 8, первый 9 и второй 10 блоки элементов И, вый 11 и второй 12 элементы ИЛИ, первый 13 и второй 14 элементы задержки, элемент И 15, вход 16 пуска, вход 17 принудительного останова, вход 18 кода операции, вход 19 логических условий, вход 20 событий окончани  выполнени  микрооперации, выход 21 (кода микроопераций)„

Поле 22 микроопераций (фигв2) включает группу разр д ов, которой соответствует выход 1,1 кода микроопераций блока 1 пам ти микрокоманде

Поле 23 микрокоманды включает группу разр дов, которой соответствует выход 3.2 маски условий, Если i-й разр д пол  установлен в О (установлен в 1), условие X. не участвует (участвует ) в формировании адреса следующей микрокоманды0

Поле 24 микрокоманды включает группу разр дов, которой соответствует выход 1.3 адреса и предназначено дл  формировани  адреса следующей микрокоманды,

чПоле 25 микрокоманды включает группу разр дов, которой соответствует выход 1.4 маски событий. Если j-й разр д пол  установлен в О (установлен в 1) сигнал наступлени  событи  S, не вызывает (вызывает

5

0

0

5

0

5

0

5

выдачу кода микроопераций микрокоманды на выход устройства.

На фиг.З прин ты следующие обозначени : сигнал 26 на входе 16 пуска устройства сигнал 27 на синхровходе регистра 2 адреса; сигнал 28 на синхровходе регистра 4 маски сигнал 29 на входе сброса регистра 4 маски} сигнал 30 на входе 20 устройства; сигнал 31 на выходе элемента ИЛИ 11; сигнал 32 на выходе одновибратора 8; сигнал 33 на синхровходе регистра 3 микроопера- ций; сигнал 34 на выходе 21, величина Ал задержки первого элемента 13 задержки, величина / задержки второго элемента 14 задержки, t.,t - моменты времени наступлени  событий, которые не маскируютс  полем 25 микрокоманды , - моменты поступлени  событий, которые маскируютс  полем 25 микрокоманды.

Блок 1 пам ти микрокоманд предназначен дл  хранени  микрокоманд и имеет четыре выхода, С выхода 1,1 считываютс  сигналы микроопераций, которые поступают на информационный вход регистра 3 микроопераций С выхода 1.2 считываетс  маска условий, в которой 1 отмечены провер емые, .е, участвующие в формировании адреса следующей микрокоманды услови , с выхода 1.3 считываетс  код, участвующий в формировании адреса следующей микрокоманды, с выхода 1,4 считываетс  маска событий, в которой 1 отмечены анализируемые событи , т,е те событи , при поступлении хот  бы одного из которых код микроопераций рассматриваемой микрокоманды выдаетс  на выход 21 устройства

Регистр 2 адреса предназначен дл  приема и хранени  адресов микрокоманд из блока 1 пам ти микрокоманд. Прием информации в регистр осуществл етс  при наличии на его синхровходе сигнала, формируемого на выходе элемента ИЛИ 32. Регистр 3 микроопераций предназначен дл  приема, хранени  и выдачи кодов микроопераций на выход 21 устройства. Прием информации в регистр осуществл етс  при наличии на его синхровходе сигнала, формируемого на выходе элемента И 15 Регистр 4 маски предназначен дл  хранени  кода, поступающего с выхода 1,4 маски событий блока 1 пам ти микрокоманд.

Триггер 5 пуска предназначен дл  задани  режима работы устройства - режим Работа и режим Принудительный останов.

Коммутатор 6 адреса предназначен дл  передачи на информационный вход регистра 2 адреса кода поступающего либо с выхода сумматора 7, либо с входа 18 кода операции.

Сумматор 7 и первый блок 9 элементов И предназначены дл  формировани  адреса следующей микрокоманды Адрес следующей микрокоманды формируетс  как

А

СЛ

А + Х&М,

где А

X Мч

код, поступающий с выхода 1.3 адреса;

код условий, поступающий с входа 19 логических условий устройства;

-код, поступающий с выхода

1,3 маски условии;

-операци  поразр дной - конъюнкции кодов.

Если в маске условий все разр ды замаскированы, т.е. X Од,,00, очевидно , Tse, выполн етс  безусловный переход по адресу, поступающему с выхода 1,3 блока пам ти микрокоманд Реализаци  ветвлений с произвольной топологией обеспечиваетс  путем установки в 1 разр дов пол  23 микрокоманды, которые соответствуют провер емым логическим услови м .

Одновибратор 8 одиночного импульса , второй блок 10 элементов И и первый элемент ИЛИ 11 предназначен дл  формировани  управл ющего сигнала5 определ ющего момент выдачи кода микроопераций , на выход 21 устройства и приема адреса следующей микрокоманды в регистр 2 адреса.

Управл ющий сигнал выдаетс  на выходе одновибратора 8 в момент времени поступлени , хот  бы одного из событий , отмеченных 1 в коде, поступающем с выхода регистра 4 маски. Подразумеваетс , что момент поступлени  событи  S . указываетс  сигналом в j-м разр де входа 20,

Элемент ИЛИ 12 предназначен дл  объединени  сигналов, поступающих с входа 16 пуска устройства, либо с выхода элемента И 15,

5

0

5

0

5

0

5

0

5

Элемент 13 задержки предназначен дн  задержки управп ющего сигнала на врем  переключени  коммутатора 6 адреса и устранени  состо ний на входах регистра 2 адреса. Элемент 14 задержки предназначен дн  задержки управл ющего сигнала на врем  приема адреса в регистр 2 адреса и чтени  микрокоманды из блока 1 пам ти микрокоманд, устран   тем самым состо ни  на входах регистра 4 маски0 Элемент И 15 предназначен дл  запрета прохождени  управл ющего сигнала с выхода одновибратора 8 при принудительном останове устройства.

Устройство работает следующим образом .

Устройство предназначено дл  выдачи управл ющих сигналов (микроопераций ) , причем выдача кода микроопераций очередной микрокоманды происходит при наступлении хот  бы одного из событий, указанных в микрокоманде .

В исходном состо нии триггер 5 пуска, регистр 3 микроопераций, регистр 4 маски наход тс  в нулевом состо нии. Цепи приведени  схемы в исходное состо ние на условно не показаны.

При подаче сигнала на вход 16 пуска коммутатор 6 адреса переключаетс  на передачу кода с входа 18 кода операций на информационный вход регистра 2 адреса. Одновременно триг гер 5 пуска устанавливаете ч в единичном состо нии. Сигнал с входа 16 пуска, проход  через первый элемент 13 задержки и второй элемент ИЛИ 12 поступает на синхровход регистра 2 адреса и в регистре 2 заноситс  адрес первой микрокоманды.

При изменении содержимого регистра адреса запускаетс  процесс чтени  из блока 1 пам ти микрокоманд и на его выходах 1,1 - 1а4 по вл ютс  соответствующее пол  микрокоманды. Одновременно сигнал с выхода элемента ИЛИ 12, проход  через элемент 14 задержки , поступает на синхровход регистра 4 маски, и в регистр 4 заноситс  поле 25 микрокоманды Сигналы с выхода регистра 4 маски поступают на соответствующие входы элементов И блока 10 элементов И, При этом к входам элемента ИЛИ i могут пройти только сигналы с тех разр дов входа

20s которые отмечены 1 в поле 25 маски событий. Одновременно поле 22 микроопераций поступает на информационный вход регистра 3 микроопераций , а пои  23 и 24 соответственно на блол 9 элементов И и сумматор 7, При этом блок 9 элементов И логически подключает к входу сумматора лишь те разр ды входа 19 логических условий , которые отмечены 1 в поле 23 маски условий микрокоманды. Устройство переходит в режим ожидани  момента наступлени  хот  бы одного из событий , указанных в поле 25 маски событий .

Предполагаетс , что в некотором моменте времени t поступает хот  бы одно из ожидаемых событий Сигнал с соответствующего разр да входа 20, проход  через соответствующий элемент И блока 10 элементов И (на другой вход этого элемента с регистра 4 маски событий поступает единица) и через первый элемент ИЛИ 11 поступает на вход одновибратора 8, который вырабатывает на своем выходе импульс, Импульс с выхода одновибратора 8 поступает на вход сброса регистра 4 маски, устанавлива  его в нулейое сос то ние. Тем самым блок 10 элементов И логически отключает вход 20 от входов элемента ИЛИ I, устран   возможные состо ни  сигналов во врем  переходных процессов чтени  блока 1 пам ти микрокоманд. Одновременно импульс с выхода одновибратора 8 через элемент И 15 поступает на синхрозход регистра 3 микроопераций и в регистр 3 заноситс  поле 22 микроопераций микрокоманды с выхода 1,1 блока пам - ти. Этот же импульс через элемент ИЛИ 12 поступает на синхровход регисра 2 адреса, в котором заноситс  адрес А,,, следующей микрокоманды,

L/A

получаемый через коммутатор 6 адреса с выхода сумматора 7,

Изменение содержимого регистра 2 адреса вновь запускает процесс чтени  из блока 1 пам ти микрокоманд и на его выходах по вл ютс  соответствующие пол  следующей микрокоманды. Импульс с выхода элемента 14 задержки записывает, в регистр 4 маски, пол 25 новой микрокоманды и незамаскированные разр ды входа 20 логически и подключаютс  к входам элемента ИЛИ 1 Устройство переходит в режим ожидани  момента поступлени  хот  бы одно

10

15

зо 20

25

, 1 803608

го из событий, указанных в поле 25 маски событий микрокоманды.

Предполагаетс , что в момент времени t2 на вход 20 поступили сигналы лишь маскированных событий, т.е.

событий, отмеченных в поле 23 маски событий значением/ 0. Очевидно, при этом соответствующие элементы И блока 0 элементов И не пропускают сигналы рассматриваемых событий к входам элемента ИЛИ 11, поэтому его выход не измен етс  и устройство остаетс  в режиме ожидани  событий.

Если в момент времени t3 поступает хот  бы одно из ожидаемых событий , сигнал с выхода элемента ИЛИ 11 вновь запускает одновибратор 8 и т0Д

Таким образом, выдача пол  22 микроопераций микрокоманд осуществл етс  в моменты времени, определ емые наступлением ожидаемых событий.

Признаком конца микропрограммы  вл етс  микрокоманда, в поле 25 маски событий которой записаны нули. При выборке указанной микрокоманды и занесение пол  25 в регистр 4 маски , вход 20 событий блоком 10 элементов И логически отключаетс  от элемента ИЛИ 11, т.е. ни одно из всевозможных событий не сможет в дальнейшем запустить одновибратор 8.

Процесс выборки микрокоманд можно прервать и в принудительном пор дке, подав сигнал на вход 17 принудительного останова. При этом триггер 5 пуска сбрасываетс  в нулевое состо ние, блокиру  прохождение управл ющего сигнала с выхода одновибратора 8 через элемент И 15 к регистру 2 адреса, к регистру 3 микроопераций и к регистру 4 маски,

При формировании адреса А сл очередной микрокоманды возможны следующие случаи: реализаци  линейных участков микропрограммы без проверки логических условий. В этом случае в поле 23 маски условий записываютс  нули, т.е. Му O...QO, а в поле 24 адреса - адрес А следующей микрокоманды При этом на выходе сумматора получено

35

40

45

50

АСЛ А

+ X d

му

реализаци  безусловных переходов в микропрограммах, в этом случае в поле 23 маски условий записываютс  нули, а з поле 24 адреса - адрес

перехода; реализаци  ветвлений с различной конфигурацией провер емых логических условий. При этом в поле 23 маски условий записываютс  единицы в тех разр дах, соответствующие услови  которых необходимо проверить . В поле 24 адреса записываетс  адрес А микрокоманды, которую необ- , ходимо выполнить, если все провер емые логические услови  ложны При заданной инстинности провер емых логических условий х , х,,,.. х , адреса АрС(ЗА, размещени  микрокоманд, на которые должно выполн тьс  ветвление , определ ютс  как

,-1

ik-i +...,+2 х

А + 2

lk

Например, микрокоманда, на которой необходимо передать управление при условии, что х 1 0 (ложно), х г 1 (истинно), хэ 1 (истинно), должна размещатьс  по адресу

Аро,3м А + 2 А + 6,

О

+ 21. 1 + 2.

где А - адрес, по которому размещаетс  микрокоманда, выполн ема  при ложности всех условий х , ух , х

1 1 э

Claims (1)

1. Формула изобретени 

   Микропрограммное устройство управлени , содержащее блок пам ти микрокоманд , регистр микроопераций, регистр адреса, сумматор, триггер пуска, два элемента задержки, одновибратор, два элемента ИЛИ, элементы и два блока элементов И, причем вход пуска устройства подключен к первому установочному входу триггера пуска, второй установочный вход которого подключен к входу принудительного останова устройства , выход которого подключен к выходу регистра микроопераций, ин- формационный вход которого подключен к выходу кода микроопераций бло

   5 0

   0

   5

   0

   5

   0

   Q

   5

   ка пам ти, микрокоманд, выход маски условии которого подключен к первому входу первого блока элементов И, второй вход которого соединен с входом логических условий устройства, вы- выход триггера пуска соединен с первым входом элемента И, отличающее с   тем, что, с целью paQ- ширени  области применени  за счет реализации возможности программного выбора произвольного набора событий окончани  выполнени  микроопераций и за счет реализации возможности произвольного выбора начальной микрокоманды от внешнего источника, оно дополнительно содержит регистр маски и коммутатор адреса, выход которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока пам ти микрокоманд, выход маски событий которого соединен с информационным входом регистра маски, выход которого соединен с первым входом второго блока элементов И, второй вход и выходы которого подключены соответственно к входу событий окончани  выполнени  микроопераций устройства и входом первого элемента ИЛИ, выход которого через одновибратор подключен к входу сброса регистра маски и второму входу элемента И, выход которого соединен с синхровходом регистра микроопераций и первому входу второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента задержки, вход которого подключен к управл ющему входу коммутатора адреса и к входу пуска устройства, вход кода операции которого соединен с первым инфопмационным входом коммутатора адреса, второй информационный вход которого соединен с выходом сумматором , первый и второй входы которого подключены соответственно к выходу первого блока элементов И и выходу адреса блока пам ти микрокоманд,, выход второго элемента ИЛИ соединен с синхровходом регистра адреса, а через второй элемент задержки с синхровходом регистра маски.

   Фиг.2

   Фие.З