SU1584104A1 - Устройство фазовой автоподстройки частоты с поиском - Google Patents

Устройство фазовой автоподстройки частоты с поиском Download PDF

Info

Publication number
SU1584104A1
SU1584104A1 SU884419963A SU4419963A SU1584104A1 SU 1584104 A1 SU1584104 A1 SU 1584104A1 SU 884419963 A SU884419963 A SU 884419963A SU 4419963 A SU4419963 A SU 4419963A SU 1584104 A1 SU1584104 A1 SU 1584104A1
Authority
SU
USSR - Soviet Union
Prior art keywords
search
output
input
trigger
filter
Prior art date
Application number
SU884419963A
Other languages
English (en)
Inventor
Эдуард Александрович Дурицкий
Original Assignee
Предприятие П/Я А-1178
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1178 filed Critical Предприятие П/Я А-1178
Priority to SU884419963A priority Critical patent/SU1584104A1/ru
Application granted granted Critical
Publication of SU1584104A1 publication Critical patent/SU1584104A1/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - повышение помехоустойчивости и расширение частотного диапазона устройства поиска. Устройство фазовой автоподстройки частоты с поиском содержит фазовый детектор 1, управл емый делитель 2 напр жени , сумматор 3, активный фильтр 4 нижних частот, управл емый генератор 5, компараторы 6 и 7, блок 8 формировани  сигнала поиска, ключ 9, дополнительный фильтр 10 нижних частот, компаратор 11 и блок 12 управлени  поиском. В режиме поиска кольцо фазовой автоподстройки размыкаетс  путем установки нулевого коэффициента передачи делител  2. Формирование напр жени  поиска осуществл етс  интегратором на операционном усилителе, вход щем в состав фильтра 4. При попадании разности частот сигнала управл емого генератора 5 и сигнала на входе в полосу фильтра 10 нижних частот, выбранную меньше полосы захвата петли ФАПЧ, устройство переходит в режим слежени , устанавлива  коэффициент передачи управл емого делител  2 равным единице. 1 ил.

Description

Изобретение относится к радиотехнике и может быть использовано в.технике связи и радиоизмерительной технике.
Цель изобретения - повышение помехоустойчивости и расширение частотном го диапазона устройства поиска.
На чертеже изображена структурная электрическая схема устройства фазо- /θ вой автоподстройки частоты с поиском.
Устройство содержит фазовый детектор 1j управляемый делитель 2 напряжения , сумматор 3, активный фильтр 4 нижних частот, управляемой генератор эд 5, первый 6 и второй 7 компараторы, , блок 8 формирования сигнала поиска, ключ 9, дополнительный фильтр 10 нижних частот, третий компаратор' 11 и блок 12 управления поиском,' блок 8 20 формирования сигнала поиска содержит RS-триггер 13 и преобразователь 14 уровня, блок 12 управления поиском содержит первый 15, второй 16 и третий 17 инверторы, первый 18 и второй 19 25 элементы 2И-НЕ, RS-триггер 20.
Устройство работает следующим образом.
В первый момент после включения RS-триггер 20, входящий в блок 12 уп- 3Q равления поиском (фиг. 2), может находиться в произвольном состоянии.Если он находится в единичном состоянии, то система фазовой автоподстройки частоты находится в режиме поиска. При этом коэффициент передачи делителя 2 устанавливается равным нулю,, т.е. размыкается кольцо фазовой автоподстройки частоты, а на вход генератора 5 подается линейно изменяющееся'напряже- до ние поиска .Его формирование осуществляется интегратором на операционном усилителе,входящем в состав фильтра 4,на вход которого через замкнутый ключ 9 поступает постоянное напряжение рассог- 45 пасования, уровень которого определяет скорость ,а полярность - направление перестройки частоты генератора 5.Напряжение рассогласования формируется компараторами 6 и 7, RS-триггером 13 и эд преобразователем 14. ,
На сигнальные входы компараторов 6 и 7 поступает напряжение с фильтра 4. На их опорные входы подаются соответственно отрицательное и положительное $$ пороговые напряжения с уровнем, меньшим уровня напряжения насыщения операционного усилителя фильтра 4, которые определяют диапазон перестройки частоты генератора 5. Пока входное напряжение находится по уровню между значениями пороговых напряжений компараторов би 7, на их выходах устанавливается такой потенциал, в данном случае нулевой, что состояние RS-триггера 20 блока 12 определяется логическим уровнем компаратора 11, выполняющего функцию бинарного квантователя напряжения биений с выхода фильтра 10. Если частота входного сигнала находится вне полосы пропускания фильтра 10, амплитуда напряжения на его выходе имеет уровень ниже порога срабатывания компаратора 11. При приближении частоты управляемого генератора к частоте входного сигнала амплитуда напряжения биений на выходе фильтра 10, увеличиваясь, становится больше порога срабатывания компаратора 11, первый же импульс с которого перебрасывает RS-триггер 20. блока 12 в нулевое состояние. При этом размыкается ключ 9, отключая напряжение рассогласования от входа фильтра 4 и подключая к его входу через сумматор 3 и делитель 2, коэффициент передачи которого устанавливается равным единице , напряжение с выхода детектора 1 . Таким образом, кольцо фазовой автоподстройки частоты замыкается и, так как полоса пропускания фильтра 10 выбира-. ется меньше полосы захвата кольца ФАПЧ (например, в два раза), устанавливается режим слежения.
Если после включения RS-триггер 20 блока 12 находится в нулевом состоянии, т.е. режим поиска выключен, но режим синхронизма не установлен, то вследствие большого коэффициента усиления операционного усилителя фильтра 4, наличия у него напряжения· смещения, а также неизбежного разбаланса детектора 1 выходное напряжение фильтра 4 стремится к достижению уровня насыщения. Так как пороги компараторов 6' и 7 выбраны ниже уровней насыщения, то в зависимости от полярности выходного напряжения фильтра 4 происходит срабатывание одного из них. При этом с помощью комбинационной логической схемы блока 12 (инверторы 15 и 16, элементы 2И-НЕ 18 и 19) RS-триггер 20 перебрасывается в единичное состояние, тем самым начав режим поиска в нужном направлении, зависящем от сработавшего компаратора,
т.е. состояния RS-триггера 13.
Предлагаемое устройство фазовой автоподстройки частоты обладает повышенной помехозащищенностью, так как переход в режим поиска осуществляется только по сигналу, формируемому устройством, о достижении частотой генератора 5 границы диапазона перестройки и не зависит от внешних воздействий (при отношении сигнал/шум, обеспечивающем нормальное функционирование системы ФАПЧ). Кроме того, диапазон рабочих частот цепи управления остановкой поиска, содержащей фильтр 10 и компаратор 11,не уже диапазона рабочих частот детектора 1 и генератора 5.

Claims (2)

  1. Формуламзобретения
    1.Устройство фазовой авто поде тройки частоты с поиском, содержащее соединенные в кольцо фазовый детектор, сумматор, активный фильтр нижних частот и управляемый генератор, причем другой вход фазового детектора является входом устройства, выход активного фильтра нижних частот присоединен к входам первого и второго компараторов , выходы которых соединены с входами блока формирования сигнала поиска,выход которого через ключ присоединен к другому входу сумматора, отличающееся тем, что, с целью повышения помехоустойчивости и расширения частотного диапазона устройства поиска, в него введены последовательно соединенные дополнительный фильтр нижних частот, вход которого подключен к выходу фазового детектора , третий компаратор и блок управления поиском, второй и третий входы которого подключены к выходам первого и второго компараторов соответственно, а выход подключен к управляющему входу ключа, и управляемый делитель напряжения, причем выход фазового детектора соединен с первым вхоIQ дом сумматора через управляемый делитель напряжения, управляющий вход которого подключен к выходу блока управления поиском.
  2. 2. Устройство по п. 1, о т л и - ^5 чающееся тем, что блок формирования сигнала поиска выполнен в виде RS-триггера и преобразователя уровня, причем R-вход RS-триггера соединен с выходом первого компаратора, S-вход 20 с выходом второго компаратора, выход. RS-триггера присоединен к входу пре- . образователя уровня, а выход преобразователя уровня является выходом блока формирования сигнала поиска.
    25 3. Устройство по π. 1, о т л и ча- га щ е е с я тем, что блок управления поиском выполнен в виде трех инверторов , двух элементов 2И-НЕ и RS-триггера, выход которого является выходом
    30 блока управления поиском, причем входы первого, второго и третьего инверторов являются соответственно вторым, третьим и первым входами блока управления поиска, выходы первого и второго инверторов подключены к входам первого элемента 2И-НЕ, выход которого через второй элемент 2И-НЕ соединен с S-входом RS-триггера, а выход , третьего инвертора подключен к друго40 му входу второго элемента 2И-НЕ и j R-входу Rs-триггера.
SU884419963A 1988-05-03 1988-05-03 Устройство фазовой автоподстройки частоты с поиском SU1584104A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884419963A SU1584104A1 (ru) 1988-05-03 1988-05-03 Устройство фазовой автоподстройки частоты с поиском

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884419963A SU1584104A1 (ru) 1988-05-03 1988-05-03 Устройство фазовой автоподстройки частоты с поиском

Publications (1)

Publication Number Publication Date
SU1584104A1 true SU1584104A1 (ru) 1990-08-07

Family

ID=21372725

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884419963A SU1584104A1 (ru) 1988-05-03 1988-05-03 Устройство фазовой автоподстройки частоты с поиском

Country Status (1)

Country Link
SU (1) SU1584104A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Радиоприемные устройства./Под ред. Л.Г. Барулина. - М.: Радио и св зь, 1984, с. 174-176. *

Similar Documents

Publication Publication Date Title
US4987373A (en) Monolithic phase-locked loop
US5557648A (en) Phase lock loop circuit using a sample and hold switch circuit
US4484152A (en) Phase-locked loop having improved locking capabilities
US4920320A (en) Phase locked loop with optimally controlled bandwidth
JPH027718A (ja) 高速位相同期電流低下及びクランプ回路を具備する位相同期ループ回路
JPH0681129B2 (ja) データ検出器
US4117406A (en) Muting arrangement for am synchronous detector using a pll circuit
SU1584104A1 (ru) Устройство фазовой автоподстройки частоты с поиском
KR100228995B1 (ko) 마이크로프로세서용 클럭 발생기 및 pll회로
US3411103A (en) Angle-lock signal processing system including a digital feedback loop
US5091702A (en) Automatic sweep-to-lock circuit for a phase-locked loop
JP2909653B2 (ja) Pll回路
US4796102A (en) Automatic frequency control system
JP2008131122A (ja) ルビジウム原子発振器
JPS5915569B2 (ja) 位相比較器
Long et al. An injection-locked oscillator standard cell
JP2877186B2 (ja) 位相同期回路
JPS60247330A (ja) アンロツク検出回路
JP2569508B2 (ja) Pll回路
JPH05315950A (ja) Pll回路
JPH022217A (ja) 位相同期検出回路
JP2550701B2 (ja) Fsk受信機
Cao System design and mathematical analysis of self-adjusting stable PLL
US7382848B2 (en) First order tuning circuit for a phase-locked loop
CA1067589A (en) Tracking oscillator and use of the same in a frequency to voltage converter