SU1336010A1

SU1336010A1 - Многовходовый сигнатурный анализатор

Info

Publication number: SU1336010A1
Application number: SU864053868A
Authority: SU
Inventors: Александр Николаевич Тарасенко; Геннадий Михайлович Львов; Олег Николаевич Дяченко; Александр Иванович Уткин; Анатолий Анатольевич Коновалов; Наталья Леонидовна Антипова
Original assignee: Донецкий политехнический институт; Предприятие П/Я А-1178
Priority date: 1986-04-09
Filing date: 1986-04-09
Publication date: 1987-09-07

Abstract

Изобретение относитс к цифровой вычислительной технике и может быть использовано дл контрол и наладки систем передачи и обработки информации. Целью изобретени вл етс расширение функциональных возможностей анализатора за счет обеспечени возможности анализа логических состо ний в системах с повторной передачей сбойных ситуаций. Анализатор содержит первую группу из п триггеров 1-1,... 1-п, первый сумматор 2 по модулю два, группу из (п-1) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3-1,...,3-(п-1), блок 4 индикации , группу информационных входов 5-1,..., 5-п синхровход 6, вторую группу из п триггеров 7-1,...,7-п, второй сумматор 8 по модулю два, элемент И 9, элемент 10 задержки, вход 11 сброса. Анализатор обеспечивает свертку входной информации с одновременной ее проверкой на нечетность. В случае четности входной информации (при сбойной ситуации) свертка приостанавливаетс до получени от системы повторной правильной информации. 1 ил. S (Л 5-1 ) со со Oi

Description

Изобретение относитс к цифровой вычислительной технике и может быть использовано дл контрол и наладки систем передачи и обработки информации.

Цель изобретени - расширение функциональных возможностей анализатора за счет обеспечени возможности анализа логических состо ний в системах с повторной передачей сбойных ситуаций.

На чертеже представлена функциональна схема анализатора.

Анализатор содержит первую группу из п триггеров 1-1,...,1-п, первый сумматор 2 по модулю два, группу из (п-1) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3-1,..,3-(п-1), блок 4 индикации, группу информационных входов 5-1,...,5-п, синхровход 6, вторую группу из п триггеров 7-1,...,7-п, второй сумматор 8 по модулю два, элемент И 9, элемент 10 задержки, вход 11 сброса.

Анализатор работает следующим образом .

Перед началом работы его входы 5-1,..., 5-п подключаютс к выходным шинам контролируемой цифровой системы. Обычно количество входов анализатора, п соответствует количеству выходных шин контролируемой системы. Если по вл ютс неиспользуемые входы анализатора, они под- ключаютс к шине логического «О. Синхровход 6 подключаетс к выходу источника тактовых импульсов провер емой системы . Многовходовый параллельный сигнатурный регистр представл ет собой регистр сдвига с линейной обратной св зью через первый сумматор 2 по модулю два на входы которого (кроме первого входа) поступают выходы триггеров, определ емые порождающим полиномом обратных св зей. Информаци , поступающа на вход каждого триггера первой группы, вл етс результатом суммировани по модулю два логических состо ний, поступающих с выходов триггеров 7-1,...,7-п второй группы, и логического состо ни предыдущего триггера первой группы. Таким образом, при поступлении синхроимпульсов на синхровходы триггеров первой группы обеспечиваетс сворачивание в сигнатуру логических состо ний, поступающих с выходов триггеров второй группы.

При поступлении сигнала на вход 11 сброса анализатора устанавливаютс в нулевое состо ние триггеры 1-1,...,1-п первой группы и триггеры 7-1,...,7-п второй группы. Запуск анализатора осуществл етс началом подачи синхроимпульсов на вход 6 анализатора . Они поступают с входа 6 на синхровходы триггеров 7-1,...,7-п второй группы и через элемент 10 задержки на второй вход элемента И 9. При поступлении синхроимпульса на триггерах 7-1,...,7-п второй группы фиксируютс логические сигналы с входов 5-1,...5-п. Прин тый код исследуемой последовательности с выходов триггеров 7-1,

...,7-п второй группы анализируетс на нечетность с помощью второго сумматора 8 по модулю два.

Если входной код оказываетс четным,

что при контроле на нечетность соответствует одиночной случайной ошибке (сбой) в исследуемой последовательности, провер ема цифрова система передачи и обработки информации фиксирует сбойную ситуацию и обеспечивает повторную передачу соответ

0 ствующего кода. В этом случае через элемент И 9 запрещаетс прохождение задержанного синхроимпульса на синхровходы триггеров 1-1,...,1-п первой группы. Таким образом, сбойна информаци с выходов

с триггеров 7-1,...,7-н группы не сворачиваетс в сигнатуру на многовходовом сигнатурном регистре.

Если прин тый на триггеры 7-1,...,7-п второй группы код оказываетс нечетным, единичный логический сигнал с выхода вто0 рого сумматора 8 по модулю два разрешает прохождение через элемент И 9 синхроимпульса , задержанного элементом 10 задержки на врем записи информации в триггеры 7-1,...7п второй группы и срабатывани второго сумматора 8 по модулю два.

По задержанному синхроимпульсу инфор маци с выходов триггеров 7-1,...,7-п второй группы сворачиваетс в сигнатуру на многовходовом сигнатурном регистре путем сложени по модулю два на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 3-1,...,3-(п-1) и первом сумматоре 2 по модулю два с логическим состо нием предыдущих разр дов триггеров первой группы. Сворачивание последовательности исследуемых входных наборов логических состо ний в сигнатуру на

многовходовом сигнатурном регистре будет происходить до тех пор, пока на входе 6 присутствует последовательность синхроимпульсов , после окончани которой завершаетс исследование входной последовательности логических состо ний.

0 По окончании цикла проверки на триггерах первой группы содержит некоторое число (сигнатура), отражающее в сжатой форме содержание выходной информации провер емой системы. Суждение о правильности работы провер емой системы передачи и об5 работки информации может быть вынесено оператором путем сравнени высвеченного на блоке 4 индикации числа с контрольным числом, записанным в технической документации на провер емое изделие и получен0 ным ранее, например, при проверке заведомо исправного такого же устройства.

Claims

Формула изобретени Многовходовый сигнатурный анализатор, содержащий первую группу из п триггеров, 5 где п - число информационных входов анализатора , первый сумматор по модулю два, группу из /г-1 элементов ИСКЛЮЧАЮЩЕЕ

0

или и блок индикации, причем входы первого сумматора по модулю два с второго по (п-1)-й подключены к единичным выходам соответствующих триггеров первой группы , в том числе и последнего триггера первой группы, в соответствии с видом образующего полинома, выход первого сумматора по модулю два соединен с информационным входом первого триггера первой группы, единичный выход каждого предыдущего триггера первой группы подключен к первому входу соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход каждого из которых соединен с информационным входом последующего триггера первой группы, входы блока индикации соединены с выходами триггеров первой группы, входы сброса которых объединены и подключены к входу сброса анализатора , отличающийс тем, что, с целью расщи- рени функциональных возможностей путем обеспечени возможности анализа логических состо ний в системах с повторной передачей сбойных ситуаций, он содержит до0

полнительно вторую группу из п триггеров, второй сумматор по модулю два, элемент И и элемент задержки, причем единичный выход первого триггера второй группы подключен к первым входам первого и второго сумматоров по модулю два, единичные выходы остальных триггеров второй группы подключены к вторым входам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и к соответствующим входам второго сумматора по модулю два, выход которого соединен с первым входом элемента И, второй вход которого подключен к выходу элемента задержки, выход элемента И подключен к синхровходам триггеров первой группы, ин- 5 формационные входы триггеров второй группы образуют группу информационных входов анализатора, входы сброса триггеров второй группы объединены и подключены к входу сброса анализатора, синхровходы триггеров второй группы соединены с входом элемента задержки и подключены к синхровходу анализатора.

0