SU1280574A1 - Устройство дл программного управлени и контрол - Google Patents
Устройство дл программного управлени и контрол Download PDFInfo
- Publication number
- SU1280574A1 SU1280574A1 SU853947571A SU3947571A SU1280574A1 SU 1280574 A1 SU1280574 A1 SU 1280574A1 SU 853947571 A SU853947571 A SU 853947571A SU 3947571 A SU3947571 A SU 3947571A SU 1280574 A1 SU1280574 A1 SU 1280574A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- register
- address
- inputs
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано при построении устройств контрол и управлени технологическими процессами . Цель изобретени - расширение области применени и повышение быстродействи устройства.Устройство содержит блок 1 пам ти микрокоманд, регистр 2 адреса, регистр 3 микроёпераций , регистр 4 возврата, второй 5 и первый 6 регистры логических условий , мультиплексор 7 адреса, мультиплексор 8 логических условий, дешифратор 9, шифратор 10, первый 11 и второй 12 триггеры, генератор 13 тактовых импульсов, коммутатор 14, блок элементов И 15 -15 , первый 16, с SS второй 17 и третий 18 элементы И, второй 19 и первый 20 элементы ШШ. ел 3 ил. 2 табл.
Description
1 1 Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении устройства контрол и управлени технологическими процессами. Целью изобретени вл етс расширение области применени и повышение быстродействи устройства путем параллельного выполнени основных микропрограмм и контрол непрерывно контролируемых параметров технологических процессов. На фиг.1 приведена функциональна схема устройства, на фиг. 2 - функцио нальна схема мультиплексора логических условийj на фиг.З - функциональна схема мультиплексора адреса Устройство содержит (фигЛ) блок 1 пам ти микрокоманд со следуюш.ими выходами: Старшие разр ды микрокоманды 1, ; Микроопераци 1 , Перва метка 15; Младший разр д ад14; Втора метка 1, 5 логических условий 1 ; регистр 2 адреса, регистр 3 микроопераций, регистр 4 возврата, второй 5 и первый 6 регистры логических условий,- мультиплексор 7 адреса, мультиплексор 8 логических условий, дешифратор 9,шиф ратор 10, первый 11 и второй 12 триг геры, генератор 13 тактовых импульсов , с первым 13| и вторым 132 выходами , коммутатор 14, блок элементов И 15,--15 5 первый 16, второй 17 и третш 18 элементы И, второй 19 и первый 20 элементы ИЛИ, входы Пуск 21,Логические услови 22, Неаварийные логические услови 22- Ава рийные логические услови 23, Код операций 24, выходы 25 микроопераций , включающие выходы Конец команды 251, Конец прерываний 25 и Конец работы 253, а. также выход Авари 26 устройства. Мультишшксор 8 логических условий (фиг.2) содер сит коммутатор 27, дешифратор 28, элемент И 29. Мультиплексор 7 адреса (фиг.З) содержит коммутатор 30, дешифратор 3 Блок 1 пам ти микрокоманд предназначен дл хранени кодов микроко манд и представл ет собой запоминаю щее устройство статического типа,ин формаци на выходах которого присутствует в течение всего времени н личи адреса микрокоманды на его входе, А Регистр 2 адреса предназначен дл хранени адреса очередной микрокоманды , который поступает па его информационный вход с выхода мультиплексора 7 адреса. Запись очередного адреса в регистр 2 адреса, осуществл етс по заднему фронту первого тактового импульса, поступающего с выхода 13, генератора 13 тактовых импульсов. Регистр 3 микроопераций предназначен дл хранени сигналов микроопераций , поступающих на его информационный вход с выхода 1 блока 1 пам ти микрокоманд. Запись .микроопераций в регистр 3 осуществл етс по заднему фронту второго тактового импульса , поступающего на его синхровход с выхода 13 генератора 13 тактовых импульсов о Регистр 4 возврата предназначен дл хранени и выдачи адреса возврата к основной микропрограмме на мультиплексор 7 адреса после отработки микропрограммы прерываний. Первый 5 и второй 6 регистры логических условий предназна гены дл приема, хранени и выдачи кодов непрерывно контролируемых неаварийных и аварийных логических условий соответственно . Мультиплексор 7 адреса (фиг.З) предназначен дл передачи на вход регистра 2 адреса либо кода операции, поступающего на его первый информационный вход с входа 24 устройства, либо адреса очередной микрокоманды, поступающего с выхода блока 1 пам ти микрокоманд на его второй информационный вход, а также адреса возврата с выхода регистра 4 возврата, поступающего на его третей информационный вход, и адреса прерываний с выхода шифратора 10, поступающего на его четвертый информационный вход. Работа мультиплексора 7 адреса описываетс табл,1. Мультиплексор В логических условий (фиг.:) осуществл ет выделение значени логического услови из поступающих на его второй информационный вход,- номер которого указан в коде логических условий, поступающем на его адресный вход с выхода g бл(ука 1 пам ти микрокоманд. На первый информационный вход мультиплексора 8 логических условий поступает младший (модифицируемый) раз3 12805
р д адреса очередной микрокоманды с выхода 14 блока 1 пам ти микрокоманд.
Дешифратор 9 предназначен дл се- . лекции по коду с выхода 1g блока пам ти 1 микрокоманд типа непрерывно .5 контролируемых логических условий (аварийных и неаварийных) при управл ющем сигнале второй метки с выхода блока 1 пам ти микрокоманд,
Продолжение табл.1
так как к конце микропрограммы должны быть сн ты все НКЛУ.
Не используетс .
Начало работы (очередной команды ) . Устройство принимает код операции.
Дешифратор 9 имеет 2 выходов (К - число разр дов, определ емое выражением
К log (n+m), Триггер 11 (управлени ) предназначен дл управлени работой шифратора 10. Триггер 12 (пуска) управл ет работой генератора 13 тактовых импуль сов . Он устанавливаетс в единичное состо ние при постурлении единичного сигнала на вход 21 Пуск устрой ства, который соединен с его S-входом , и в нулевое состо ние при поступлении на его R-вход через элемент ИЛИ 20 либо сигнала микроопера ции Конец работы с выхода 25,, регистра 3 микроопераций, либо сигналов аварийных лох ических условий с выхода коммутатора 14. Генератор 13 тактовых импульсов формирует на первом 13|) и втором 13 последовательности сдвинутых друг относительно друга тактовых импульсов , которые обеспечивает синхронизацию работы всех элементов устройства . Формирование последовательностей импульсов на выходах 13 и 13 генератора 13 тактовых импульсов производитс только при наличии единичного сигнала на его входе. Коммутатор 14 предназначен дл проверки значений аварийных логичес ких условий с входа 23 Аварийные логические услови устройства.Блок элементов И 15(-15„1 предназначен дл проверки значений неаварийных логических условий. Прк проверке последних на соответствующих выхода элементов И блока элементов И 15,1 5 , формируетс код адреса прерывани в случае необходимости выхода на микроподпрограмму прерываний. Элемент И 16 предназначен дл фо мировани сигнала управлени рабоПродолжение табл.2 той триггера 11 (управлени ) и регистра 4 .возврата, Дл реализации контрол и управлени технологическими процессами рассматриваютс специальные непрерывно контролируемые логические услови , которые подраздел ютс на неаварийные и аварийные, Неаварийные логическиеуслови требуют отработки микропрограмм прерываний до выхода устройства fi режим Норма, т.е. приведени соответствующего котролируемого параметра к нормалтному значению . Аварийные логические услови при своем выполнении (равенстве единице ) привод т к останову устройства с выдачей сигнала на выход Авари устройства. Е1СЛИ в процессе реализации микропрограммы в формате считанной из блока 1 пам ти микрокомапкы присутствуют значени первой к второй меток, то это значит, что реализуема микрокоманда содержит код непрерывно контролируемого логического услови . По этому коду дешифратор 9 определ ет тип непрерывно контролируемого логического услови (неаварийное или аварийное) и подключает в работу первый или второй регистр 6 или 5 -логических условий в соответствии с типом логических условий . Дл проверки непрерывно контролируемых логических условий в формате реализуемой микрокоманды задаетс их код, помеченньй метками с выходов первой метки () и второй метки () блока пам ти микрокоманд: ( Л) ()Режим 01 Сн тие непрерывно контролируемых логических условий (НКЛУ) 11 Установка НКЛУ О О Стандартный режим ( выполнение обычных линейных микрокоманд или микрокоманд ветвлени ) О Не используетс Устройство работает в следующих режимах: режим выполнени рабочей микропрограммы, режим отработки прерываний по НКЛУ. В режиме выполнени рабочей микро программы возможна реализаци линейных микрокоманд, микрокоманд ветвлени , постановка и сн тие с контрол непрерывно контролируемых логических условий. При выполнении неаварийных НКЛУ устройство переходит к второму режиму работы, предназначенному дл отработки микроподпрограммы прерываний до прин ти контролируемых параметром нормального значени . При выполнении микроподпрограммы прерываний также возможны случаи реализации линейных микрокоманд и микроко манд ветвлени , постановка и сн тие с контрол HICny. Но отработка микропрограммы прерываний в данном случае возможна лишь после получени микрооперации конца прерываний микропод- программы отработки прерывани по предыдущему НКЛУ. I При отработке микроподпрограмм прерывани устройство осуществл ет выход из второго режима. При выполнении аварийных НКЛУ устройство прекращает работу. В исходном состо нии все элементы приведены в нуль. Только в разр де микрооперации, соответствующем выходу 25( регистра 3, записана единица . Цепи приведени в исходное услов но не показаны. По сигналу Пуск, поступающему на вход 21 устройства, триггер 12 (пуска) устанайливаетс в единичное состо ние и генератор 13 начинает выработку тактовых сигналов. По первому тактовому импульсу с выхода 13f 748 генератора 13 в регистр 2 заноситс код операции с входа 24. Этот код записываетс через мультиплексор 7 (через его первый информационный вход) в регистр 2 при разрешающем I сигнале с выхода 25 регистра З.По коду, считанному из регистра 2, с блока 1 пам ти выбираетс микрокоманда , Режим выполнени рабочей микропрограймы . Операционна часть кода реализуемой линейной микрокоманды по заднему фронту второго тактового импульса с--выхода 13 генератора 13 заноситс в регистр 3 и на выход 25 устройства . Старшие (немодифицируемые) разр ды адреса очередной микрокоманды с выхода 1, блока 1 пам ти поступают на соответствующие входы второго информационного входа мультиплексора 7, а младший разр д адреса (см,фиг.2) поступает на соответствующий вход коммутатора 27, При нулевом значении второй метки с выхода 1 блока пам ти 1 и нулевом значении кода логических условий с выхода 1 блока 1 пам ти на нулевом выходе дешифратора 28 присутствует единичный сигнал. Младший разр д адреса очередной микрокоманды без изменени с выхода коммутатора 27 мультиплексора 8 поступает на соответствующий вход второго информационного входа мультиплексора 7. -По коду адреса, считанному из регистра 2 по заднему, фронту очередного первого тактового импульса с выхода 13 генератора 13, из блока 1 пам ти 1 выбираетс очередна микрокоманда. При реализации всех линейных микрокоманд устройство функционирует аналогично описанному выше алгоритму. Пусть реализуетс микрокоманда условного перехода. Старшие разр ды адреса поступают на соответствующие входы второго информационного входа мультиплексора 7, Операционна часть микрокоманды поступает в регистр 3 и на вход 25 микроопераций устройства . Младший разр д адреса очередной микрокоманды поступает на соответствующий вход коммутатора 27 (см. фиг,2). По коду логических условий, записанному в поле (выход 1) блока 1 пам ти микрокоманд,при нулевом значении второй метки с выхода блока 1 пам ти дешифратор 28 с входа 22 логических условий устройства выбирает значение провер емого логического услови . Младший разр д адреса модифицируетс этим значением логического услови и с выхода коммутатора 27 мультиплексора 8 поступает на соответствующий вход второго информационного входа мультиплексора 7. При проверке обычных микрокоманд ветвлени устройство функционирует аналогично описанному выше алгоритму. Реализуетс микрокоманда ветвлени с непрерывно контролируемыми логическими услови ми. В формате микрокоманды присутствуют сигналы первой и второй меток с выходов 1з и 1 Код непрерывно контролируемого логического услови поступает на дешифратор 9. По этому коду при реализующем сигнале на управл ющем входе дешифратора 9 с выхода второго элемента И 1 7 определ етс тип непрерывно контролируемого логического услови (неаварийное или аварийное). Режим отработки прерываний по ИКПУ. При проверке неаварийных логических условий во второй регистр 5 логических условий .записываетс код провер емого услови и хранитс в течение всего времени проверки. Дри необходимости очередного неаварийно го логического услови его код такж записываетс в регистр 5 логических условий. Разр дность регистра 5 рав на числу неаварийных непрерывно кон тролируемых логических условий. По коду, считанному с выходов блока эле- 0 Рой
Claims (1)
- ментов И 15,-15f, шифратор 10 формирует адрес микропрограммы прерывани . По адресу, считанному с шифратора 10 через четвертый управл ющий вход мультиплексора 7 адреса-, при разрешающем сигнале с выхода элемента 1-иШ 19 формируетс адрес первой микрокоманды микроподпрограммы прерываний . Единичный сигнал с выхода элемента И 16 устанавливает триггер 11 в единичное состо ние, тем самым снимает сигнагл с управл ющего входа шифратора 10. Адрес очередной микрокоманды микроподпрограммы прерываний выбираетс с блока 1 пам ти микрокоманд . При считывании последней микрокоманды микроподпрограммы прерыв-аний по заднему фронту очередного тактового импульса с выхода 13j гементов И, первый, второй и третий элементы И, генератор тактовых импульсов , подключенный первым выходом к первому входу первого элемента И, а вторым выходом - к первому входу второго элемента И, вход Код операций устройства соединен с первым информационным входом мультиплексора адреса, подключенного выходом с информационным входом регистра адреса, св занного выходом с входом блока пам ти микро1соманд, подключенного выходом Втора метка к второму входу второго элемента И, а выходами Микроопераци - к информационным входам регистра микроопераций со.единенного выходом с выходом микро .операций устройства,вход Аварийные логические услови устройства поднератора 13 с выхода 22 считываетс сигнал микрооперации Конец прерываний и поступает на вход третьего элемента И 18. По переднему фронту очередного тактового импульса с выхода ISj генератора 13 через третий элемент И 18 триггер 11 управлени обнул етс , тем самым обеспечива единичный сигнал на V-входе шифратора 10. Мультиплексор 7 адреса готов прин ть очередной адрес либо с выхода регистра 4 возврата, либо с выхода шифратора 10 при наличии единичных сигналов с выхода 25 либо с выхода первого элемента И 19 соответственно . Таким образом, обеспечиваетс выход на основную микропрограмму или на очередную микроподпрограмму прерываний. При проверке аварийных логических условий с входа 23 и их выполнении с выхода 26 коммутатора 14 считываетс сигн/1л аварии, через элемент ИЛИ 20 поступает на R-вход триггера 12 (пуска) и работа устройства прекращаетс .Работа устройства прекращаетс и при выполнении последней микрокоманды микропрограммы при наличии единич25з конца раного сигнала на выходе боты регистра 3 микроопераций, Формула изобретени Устройство дл программного управлени и контрол , содержащее блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, первый и второй регистры логических условий, мультиплексор адреса, первый и втотриггеры , коммутатор, блок элеключей к информационным входам коммутатора , св занного управл ющими входами с соответствующими выходами первого регистра логических условий, а выходом - с входом Авари устройства , отличающеес тем, что, с целью расширени области применени и повышени быстродействи устройства, в него введены регистр возврата, дешифратор, шифратормультиплексор логических условий,первый элемент ИЛИ и второй элемент ИЛИ, подключенный выходам к второму входу первого элемента И и к первому управл ющему входу мультиплексора адреса, соединенного вторыми информационными входами с выходами Старшие разр ды микрокоманды блока пам ти, третьими информационными входами - с выходами шифратора и с входами второго элемента ИЛИ, а четвертыми информационными входами - с выходами регистра возврата, подключенного синхронизирующим входом квыходу первого элемента И, а также к I и С-входам первого триггера,управл ющим входом - к второму управл ющему входу мультиплексора адреса и к соответствующему выходу Конец прерываний регистра микроопераций, а информационными входами - к входам блока пам ти микрокоманд, соединенного выходом Перва метка с управл ющими входами первого и второго регистров логических условий, выхоом Младший разр д адреса и выхоом Втора метка соответственно с первым информационным входом и упЧЧ292805742равл ющим входом мультиплексора логических условий, подключенного вторыми информационными входами к входу логических условий устройства, а ад . ресными входами - к выходам кода логических условий блока пам ти микрокоманд и к первым входам дешифратора , св занного вторым входом с выходом второго элемента И, а выхода10 ми - с соответствующими синхронизирующими входами первого регистра логических условий и второго регистра логи еский условий, подключенного выходами к первым входам блока элеf5 ментов И, соединенного вторым входом с входом Неаварийные логические услови устройства, а выходами с соответствующими информационными входами шифратора, подключенного уп0 равл ющим входом к инверсному выходу первого триггера, соединенного R-входом с выходом третьего элемента И, подключенного первым входом к выходу Конец прерываний блока па5 м ти микрокоманд, а вторым входом к синхронизирующему входу регистра микроопераций и к второму выходу генератора тактовых импульсов, св занного входом с пр мым выходом второго0 триггера, подключенного 8 входом к входу Пуск устройства, а R-входомк выходу первого элемента ИЛИ,соединенного первым входом с выходом коммутатора , а вторым,входом - с выхо5 дом Конец работы регистра операций, подключенного выходом Конец коман- . ды к третьему управл ющему входу мультиплексора адреса.27от 4от 10о-omHfl igо-2 :(.З
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853947571A SU1280574A1 (ru) | 1985-08-16 | 1985-08-16 | Устройство дл программного управлени и контрол |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853947571A SU1280574A1 (ru) | 1985-08-16 | 1985-08-16 | Устройство дл программного управлени и контрол |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1280574A1 true SU1280574A1 (ru) | 1986-12-30 |
Family
ID=21195322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853947571A SU1280574A1 (ru) | 1985-08-16 | 1985-08-16 | Устройство дл программного управлени и контрол |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1280574A1 (ru) |
-
1985
- 1985-08-16 SU SU853947571A patent/SU1280574A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 962943, кл. G 06 F 9/22. Авторское свидетельство СССР № 955057,. кл. G 06 F 9/22, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3312951A (en) | Multiple computer system with program interrupt | |
JPS621028A (ja) | マイクロ制御装置 | |
SU1280574A1 (ru) | Устройство дл программного управлени и контрол | |
SU905818A1 (ru) | Микропрограммное устройство управлени | |
SU1142833A1 (ru) | Микропрограммное устройство управлени | |
SU1203525A1 (ru) | Микропрограммное устройство управлени | |
SU1305679A1 (ru) | Микропрограммное устройство управлени с контролем | |
SU1661768A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1624404A1 (ru) | Программируемый контроллер | |
SU1278847A1 (ru) | Микропрограммное устройство управлени | |
SU1322282A1 (ru) | Микропрограммное устройство управлени | |
SU1649539A1 (ru) | Устройство микропрограммного управлени | |
SU1365082A1 (ru) | Микропрограммное устройство управлени с контролем | |
SU1481712A1 (ru) | Асинхронное устройство дл программного управлени | |
SU1179338A1 (ru) | Микропрограммное устройство управлени | |
SU1109751A1 (ru) | Микропрограммное устройство управлени | |
SU1332318A1 (ru) | Многотактное микропрограммное устройство управлени | |
SU1005049A1 (ru) | Микропрограммное устройство управлени | |
SU1267414A1 (ru) | Микропрограммное устройство управлени с контролем | |
SU1580360A1 (ru) | Микропрограммное устройство управлени | |
SU1660001A1 (ru) | Микропрограмное устройство управления | |
SU1397908A1 (ru) | Микропрограммное устройство управлени | |
SU1211724A1 (ru) | Микропрограммное устройство управлени | |
SU645453A1 (ru) | Микропрограммное устройство управлени | |
SU1716528A1 (ru) | Вычислительное устройство с совмещением операций |