SU1005049A1 - Микропрограммное устройство управлени - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в качестве многотактного устройства микропрограммно-, го управлени  при построении вычислительных машин и систем, а также АСУ технологическими процессами.

Известно микропрограммное устройство управлени ,содержащее регистр адреса , блок пам ти микропрограмм, регистр микрокоманд, дешифраторы, блок управлени  длительностью микропрограммного такта (I .

Недостатком данного устройства  вл етс  его низка  надежность, обусловленна  формированием окончани  микротакта на секционных лини х задержки .

Наиболее близким к предлагаемому по технической сущности и достигаемому положительному эффекту  вл етс  устройство, содержащее регистр адреса , последовательно соединенные генератор тактовых импульсов, блок вь елени  тактовых сигналов, последовательно соединенные первый дешифратор адреса, первый запоминающий блок, первый регистр микрокоманд, разделенный на п операционных полей и одно адресное поле,а каждое из опер шионцы

полей содержит управл ющую и информационные части,последовательно соединенные второй дешифратор адреса,второй запоминающий блок,второй регистр микрокоманд, содержащий гшреснбе поле и п операционных полей, п управл кйдих дешифраторов, первую группу блоков элементов И, первый блок элементов ИЛИ, вторую группу блоков эле10 ментов И, первую группу блоков элементов ИЛИ, блок элементов 2 И - ИЛИ, п дешифраторов кодов операций, триг- , гер управлени  2 . .

Недостатком этого устройства  вл 15 етс  низкое быстродействие, обусловленное использованием при многотактных микрокомандах микротактов посто нной длины независимо от тактов выдачи последней микрооперации.

20

Врем  выполнени  микропрогрёшмы, состо щей из NQ однотактных микрокоманд и N многотактных микрокоманд равно

Т,NoTo М„Т„. тТо N,,

25

где Tjj - дhитeльнocть нанотакта)

m - количество нанотактов в мвкротакте . Таким образом, прототип обладает

30 большой временной избыточностью, котора  обусловлена тем, что независимо от того, в каком нанотакте вьщаетс  последн   микроопераци  в многотактной микрокоманде, врем  ее выполнени  равно Т,

Цель изобретени  - повышение быст родействи  устройства.

Claims (2)

1. Поставленна  цель достигаетс  тем что в устройство,, содержащее регистр адреса, генератор тактовых импульсов учетчик, дешифратор, последовательно соединенные первый дешифратор адреса , первый блок пам ти, первый регистр микрокоманд, последовательно соединенные второй дешифратор адреса , второй блок пам ти, второй регистр микрокоманд управл ющих де- , шифраторов, первую группу блоков элементов И, первый блок элементов ИЛИ, вторую г.руппу блоков элементов И, первую группу блоков элементов ИЛИ, блок элементов 2И-ИЛИ, п дешифраторов кодов операций, триггер управлени , причем выход регистра адреса соединен с информационными вхорами управл ющих дешифраторов соответственно , выходы которых соединены с первыми входами блоков элементов И первой группы, вторые входы . которых соединены с выходом дешифратора , информационный вход которого соединен свыходом счетчика, счетный вход которого Подключен к выходу генератора тактовых импульсов и управл ющему входу дешифратора, выходы блоков элементов И первой группы через блок элементов ИЛИ соединены с синхронизирующими входами дешифраторов кодов операций соответственно, операционные выходы второго регистра микрокоманд соединены с первыми входами блоков элементов И второй группы , вторые входы которых соединены с нулевым выходом триггера управле-iни , выходы блоков элементов И второй группы соединены с первыми входами блоков элементов ИЛИ первой группы , выходы которых соединены соответственно с информационными входами дешифраторов- кодов операций, выходы которых подключены к выходу микроопераций устройства, дополнительно введены треть  группа блоков элементов И, первый, второй, третий и четвертый элементы И, первый, второй, третий, четвертый и -п тый элементы ИЛИ, первый , второй и третий элементы задержки , первый, второй, третий, четвертый , п тый, шестой и седьмой одновибраторы , блок выделени  максимального нанотакта, триггер формировани  микротакта, причем первый вход первого элемента И соединен с единичным выходом триггера управлени , первый вход второго элемента И соединен с нулевым выходом триггера управлени , вторые входы первого и второго элементов И соединеньа с единичным входом триггера формировани  микротакта и через первый одновибратор соединены с входом обнулени  управл ющих разр дов первого регистра микрокоманд адресный выход которого соединен с первым входом первой, группы входов блока элементов 2И-ИЛИ, второй вход первой группы входов которого соединен с единичным выходом триггера управлени / нулевой выход которого соединен ,с первым входом второй группы входов блока элементов 2И-ИЛИ, второй вход второй группы входов которого соединен с адресным выходом второго регистра микрокоманд, выход блока элементов 2И-ИЛИ соединен с первым инфор 1ационн лм входом регистра адреса, -второй информационный вход которого соединен с входом начального адреса устройства, треты входы первого и второго элементов И соединены с выходом дешифратора,- выходы первого и второго элементов И соединены с сйнхронизирующими входами соответственно первого и второго дешифраторов адреса и с первым и вторым входами первого элемента ИЛИ, выход которого через первый элемент згщержки соединен с нулевым входом триггера формировани  микротакта, единичный вход которого соединен с выходом второго- элемента ИЛИ, первый вход которого соединен с выходами блоков элементов И второй группы, второй вход - с выходом блока выделени  максимального нанотакта, первый вход которого соединен с выходами дешифраторов управлени , второй вход - с выходом дешифратора, третий вход второго элемента ИЛИ соединен с входом начального адреса устройства, выход метки типа микрокоманды второго регистра микрокоманд соединен с входами второго и третьего одновибраторов, выход второго одновибратора соединен с первым входом третьего элемента ИЛИ, выход третьего одновибратора соединен с первым входом четвертого элемента ИЛИ, выход метки типа микрокоманды первого регистра микрокоманд соединен с входами четвертого и п того одновибраторов, выход четвертого одновибратора соединен с вторым входом четвертого элемента ИЛИ, выход п того одновибратора соединен с вторым входо м третьего элемента . ИЛИ, выходы меткИ ветвлени  первого и второго регистров микрокоманд соединены с входами п того элемента ИЛИ, выход которого соединен с первыми входами третьего и четвертого элементов И, второй вход третьего элемента И соединен с инверсным входом четвёртого элемента И и подключен к входу логических условий устройства, выход третьего элемента И через шестой одновибратор соединен с третьим входом третьего элемента ИЛИ, выход которого через второй элемент эгщержки соединен с единичным входом триггера управлени , нулевой вход которого соединен с выходом третьего эле мента задержки, вход которого соединен с выходом третьего элемента ИЛИ, Информационные выходы первого регист ра микрокоманд соединены с первыми входами.блоков элементов И третьей труппы,вторые входы которых соединен с единичным выходом триггера управле ни , а выходы - с вторыми входами блоков элементов ИЛИ группы. Кроме того, блок выделени  максиглального нанотакта содержит первый .и второй элементы ИЛИ, группу (m-l) элементов И-ИЛИ (т - число нанотактов в микротакте), группу (т-1) элементов НЕ, группу m элементов И, при чем входы первого элемента ИЛИ и пер вые входы (m-l) элементов И-ИЛИ Труп пы соединены с первым входом блока, вторые входы (т-1) элементов И-ИЛИ группы соединены с выходами (т-1) элементов НЕ группы/соответственно, выход первого.элемента ИЛИ и выходы (m-l) элементов группы соединены с первыми входами соответствующих m элементов И группы, вторые входы которых соединены с вторым вхо дом блока, выходы первого элемента ИЛИ и (ш-1) элементов И-ИЛИ группы, кроме последнего, соединены с входами соответствукхадх (т-1) элементов НЕ группы, выходы m элементов И группы соединень с входами второго элемента ИЛИ, выход которого подключен к выходу блока. На фиг.1 изображена схема предлагаемого микропрограммного устройст ва управлени ; на фиг. 2 - функциональна  схема блока выделени  максимального нанотакта. Предлагаемое устройство содержит (фиг. 1) генератор 1 тактовьрс импуль сов, счетчик 2, блок 3 элементов . 2И-ИЛИ, вход 4 начального адреса, уст ройства, регистр 5 адреса, первый элемент И б, первый дешифратор) 7 адреса , первый блок 8 пам ти, первый регистр 9. микрокоманд/ дешифратор 10 управл кицие пол -11 информационные пол  12,-адресное поле 13, поле 14 метки типа микрокоманды и поле 15 метки ветвлени , первый одновибратор 16,.управл ющие дешифраторы 17, первую группу блоков 18 элементов И, первый блок 19 элементов ИЛИ, третью группу блоков 20 элементов И, первую группу блоков 21 элементов ИЛИ, дешифраторы 22 кодов операции, выходы 23 микроопераций устройства, второй элемент И 24, второй дешифратор 25 сщреса,. второй блок 26 пам ти, второй регистр 27 микрокоманд, содержащий информационные пол  28, адресное поле 29, поле 30 метки типа микрокоманды , поле 31 метки ветвлени , первь й элемент ИЛИ 32, первый элемент 33 задержки, вторую группу бло ков 34 элементов И, блок 35 выделени  максимального нанотакта, второй элемент ИЛИ 36, триггер 37 формировани  микротакта, п тый элемент ИЛИ 38, второй одновибратор 39, третий одновибратор 40, четвертый одновибратор . 4 Г, п тый одновибратор 42,. вход Ч3 логических условий устройства , третий элемент И 44, четвертый элемент И 45, шестой одновибратор 46, седьмой одновибратор47,четвертый элемент ИЛИ 48, третий элемент ИЛИ 49, второй элемент 50 эгщержки, третий элемент 51 задержки, триггер 52 управлени . Блок 35 выделени  максимального нанотакта (фиг. 2) содержит первый элемент ИЛИ 53, группу 54 (m-I) элементов И-ИЛИ (т - число нанотактов в микротакте), группу элементов НЕ 55, группу 56 элементов И, второй элемент ИЛИ 57. Микропрограммное устройство управлени  работает следующим образом. Каждый микротакт устройства состоит из нанотактов, . В исходном состо нии все элементы пам ти наход тс  в нулевом состо нии, в рёгис р 5 адреса записан адрес начальной однотактной микрокоманды микропрограммы через вход 4 устройства. Одновременно с записью адреса первой микрокоманды сигнал с входа 4 устройства через второй элемент ИЛИ 36 устанавливает триггер формировани  такта в единичное состо ние и подготавливает второй элемент И 24 дл  разрешени  считывани  через второй дешифратор 25 адреса однотактную микроко-. манду, записанную во втором блоке 26, Первый тактовый, импульс, поступающий с выхода дешифратора 10 через второй элемент И 24 на синхровход второго дешифратора 25 адреса, разрешает считывание первой однотактной микрокоманды из второго блока 26 во второй рехистр 27 микрокоманд. В пол х 28 записаны коды однотактной микрокома.нды , которые через вторую группу блоков 34 элементов И и через второй блок -21 элементов ИЛИ поступают -на входы соответствующих дешифраторов 22 кодов операций. Сигналом с единичного выхода триггера 37 формировани  такта через первый -одновибратор 16 упргшл ющие пол  11 первого регистра 9 микрокоманд обнул ютс . Нулевые коды управл ющих полей 11 поступают на входы управл ющих дешифраторов 17, первые выходы которых возбуждаютс  и через первую группу блоков 18 элементов И и первый блок 19 элементов ИЛИ поступают на синхронизирующие входы дешифраторов 22 кодов операции, на входы которых поступают коды микрооперации первой микрокоманды. На выходах 23 дешифраторов 22 по вл ютс  сигналы соответствующих микроопераций. После выдачи однотактной микрокоманды сигналы с выходов блока 34 элементов И посту пают на входы второго элемента ИЛИ 36, сигнал с выхода которого устанав ливает триггер 37 формировани  в еди ничное состо ние, разреша  тем самым чтение очередной микрокоманды. Кроме операционных частей в пол х 28 второго регистра 27 микрокоманд в поле 29 записываетс  адрес следующей микрокоманды (однотактной или многотактной ). В поле 30 метки типа микро команды записываетс  признак М, причем . 1, если следующа  микрокоман да  вл етс  многота;:тной; О, если следующа  микрокоман да  вл етс  однотактной, В поле 31 метки ветвлени  записываетс  признак В, причем fl, если данна  микрокоманда  в.шетс  микрокомандой ветвлини  о в противном случае. Предположим, Следующей микрокоман дой микропрограМ1 1ы  вл етс  многотак на  микрокоманда. Р. этом случае единичный сигнал с выхода пол  30 метки типа микрокоманды через третий одновибратор 40, четвертый элемент ИЛИ 48 и второй элемент 50 задержки поступает на единичный вход триггера 52 управлени  и перебрасывает его в единично состо ние. Второй элемент 50 задержки необхо дим дл  задержки переброса триггера 52 управлени  на врем , необходимое дл  перезаписи адреса следующей микрокоманды из адресного, пол  29 второго регистра 27 микрокоманд через блок 3 элементов 2И-ИЛИ в регистр 5 адреса. Сигнал с единичного выхода триггера 52 управлени  через первый элемент И б поступает на синхронизирующий вход первого дешифратора 7, разреша  тем самым чтение I TOKрокоманды , записанной в первом запоминающем блоке 8, по адресу регистра 5, Одновременно с чтением многотактной микрокоманды сигнал с синхровхода первого дешифратора 7 адреса через первьай элемент ИЛИ 32 и первый элемент 33 задержки поступает на нулевой вход триггера 37 формировани  такта и пе ребрасывает его в нулевое состо ние. Первый элемент 33 задержки необходим дл  осуществлени  возможности перепи си информации из блоков 8 и 26 в регистры 9 и 27,Переброс триггера 37 формировани  такта в нулевое состо ние показывает,что началс  очередной микротакт и запрещает считывание новой микрокоманды,записанной в.регист ре 5 ашреса. Считанна  многотактна  микрокоманда записываетс  в П€грвый регистр 9 микрокоманд, на информационных пол х которого записаны управл ющие и операционные части микрокоманды. При этом в управл ющих пол х 11 записаны коды номеров нанотактов, в которых должна быть выполнена соответствую- i ща  микроопераци , коды которых записаны в операционных пол х 12, Код такта, -в котором должна считыватьс  операционна  информаци  с пол  12, поступает с пол  11 первого регистра 9 микрокоманд на управл ющий дешифратор 17. Один из выходов управл ющего дешифратора 17, соответствующий коду выдачи микрооперации в данном: нанотакте возбуждаетс . Сигнал с выхода дешифратора 17 через элемент И первой группы блоков элементов И и элемент ИЛИ первого бло ,ка 19 элементов ИЛИ поступает на синхровход дешифратора 22. Операци:онна  часть микроопераций данного нанотакта поступает через блок 20 элементов И и блок 21 элементов ИЛИ на вход дешифратора 22 кода операции . На выходе дешифратора 22 по вл етс  сигнал соответствующей микрооперации . Аналогично в соответствующем нанотакте производитс  считывание информации с каждого из выходов операционных полей 12 в регистры 9 микрокоманд. Адрес очередной микрокоманды с выхода пол  13 через блок 3 элементов 2И-ИЛИ поступает на регистр 5 адреса. Если очередна  микрокоманда  вл етс  многотактной, сигнал с выхода пол  М метки типа микрокоманды через четвертый одновибратор 41, четвертый элемент ИЛИ 48 и второй элемент 50 задержки поступает на единичный вход триггера 52 управлени .Если очередна  микрокоманда  вл етс  однотактной , сигнал с выхода пол  М метки типа микрокоманды через п тый одновибратор 42, третий элемент ИЛИ 49 и третий элемент 51 задержки поступает на нулевой вход триггера 52 и перебрасывает его в нулевое состо ние , подготавлива  тем самым схему дл  работы с однотактной микрокомандой , При работе устройства с многотактной микрокомандой сигналы с выходов управл ющих дешифраторов 17 поступают на вход блока 35 выделени  максимального нанотакта. При этом на первый элемент ИЛИ 53 поступают сигналы с выходов дешифраторов 17, соответствующие кодам максимальньрс нанотактов , в которых вьщаютс  соответствующие микрооперации. Если в многотактной микрокоманде имеетс  хоть одна микроопераци , выполн ема  в последнем нанотакте, на соответствующем выходе управл ющего дешифратора 17 Чю вл етс  сигнал. Данный сигнал поступает на один из входов первого элемента ИЛИ 53 и после подачи тактового импульса, поступающего с дешифратора 10, проходит через элемент И 56, второй элемент ИЛИ 57 блока 35 и через второй элемент ИЛИ 36 на еди ничный вход триггера 37 формировани  такта, перебрасыва  его в единичное состо ние. По вление сигнала на единичном выходе триггера 37 формировани  такта указывает на окончание выполнени  данного микротакта и разрешает через /первый элемент И 6 или второй элемент И 24 чтение очередной микрокоманды, адрес которой записан в регистре 5 адреса. Если в т-ом нанотакте нет управл ющей информации, сигнал с выхода элемента НЕ 55 подготавливает дл  опроса первый элемент (т-1) И-ИЛИ 54 на который поступают сигналы с выходов управл ющих дешифраторов, соответствующих (т-1) -у нанотакту. (го-1}-м тактовым импульсом производитс  опрос данного нанотакта. Если дл  данного нанотакта есть управл юща  информаци , формируетс  сигнал окончани  микротакта на данном нанотакте . Если в (т-1)-м нанотакте нет управл ющей информации, последов;ательно опрашиваютс  все оставшиес  нанотакты , в которых имеетс  управл юща  информаци . Таким образом, сигнал окончани  микротакта формируетс  дл  максималь ного нанотакта, в котором имеетс , уп равл юща  информаци , записанна  в операционных пол х 12 первого регист ра 9 микрокоманд. Если очередна  микрокоманда (одно тактна  или многотактна )  вл етс  микрокомандой ветвлени , на соответствук цем .выходе пол  ветвлени  15 ил 31, по вл етс  сигнал, который через п тый элемент ИЛИ.38 поступает на входы третьего и четвертого элементов И 44 и 45. В зависимости от при нака логических условий, поступающе го на вход 43 устройства, триггер 52 управлени  устанавливаетс  в то или иное состо ние. При этом призна логических условий формируетс  следующим образом ГI, если очередна  микрокоман 1да  вл етс  многотактной; |0, если очередна  микрокоман ;а  вл етс  однотактной. После этого с приходом очередног го сигнала первого нанотакта устрой ство функционирует аналогично описа ному. Применение предлагаемого микропрограммного устройства управлени  позволит повысить быстродействие по отношению к прототипу на 20%. Формула изобретени  1. Микропрограммное устройство упрайлени , содержащее регистр адреса, генератор тактовых импульсов, счетчик , дешифратор, последовательно соединенные первый дешифратор адреса, первый блок пам ти и первый регистр микрокоманд, последовательно соединенные второй дешифратор , второй блок, пам ти и второй регистр микрокоманд , блок элементов ИЛИ, первую и вторую группы блоков элементов. И, группу блоков элементов ИЛИ, блок элементов 2И-ИЛИ, п дешифраторов кодов операций, триггер управлени , причем выход регистра адреса соединен с информационными входами первого и второго дешифраторов адреса, управл ющие выходы первого регистра микрокоманд соединены с информационными входами управл ющих.дешифраторов , соответственно, выходы которых соединены с первыми входами блоков элементов И первой группы, вторые входы Которых соединены с выходом дешифратора, информационнь-; вход которого соединен с выходом счетчика , счетный вход которого подключен к выходу генератора тактовых импульсов и управл к дему входу дешифратора , выходы блоков элементов И первой группы через блок элементов ИЛИ подключены к синхронизирующим входам дешифраторов кодов операции соответственно, операционные выходы второго регистра Микрокоманд соединены с первыми входами блоков элементов И второй группы, вторые входы которых соединены с нулевым выходом триггера управлени , выходы блоков . элементов И второй группы соединены с первыми входами блоков элементов ИЛИ группы, выходы которых подключены соответственно к информационным входам дешифраторов кодов операций, выходы которых подключены к выходу микроопераций устройства, о т л и ч U ю щ е е с  .тем, что, с целью повышени  быстродействи , оно дополнительно содержит третью группу блоков элементов И, первый, второй, третий и четвертый элементы И, первый, второй, третий,.четвертый и п тый элементы ИЛИ, первый., второй и третий элементы задержки, первый, второй , третий, четвертый, п тый, шестой и седьмой одновибраторы, блок выделени  максимального нанотакта, триггер формировани  микротакта, причем первый вход первого элемента И соединен с единичным выходс 4 триггера управлени , первый вход второгоэлемента И соединен с нулевым выходом триггера управлени , вторые входы первого и второго элементов И соединены с .единичным выходом триггера . формировани  микротакта и через первый одновибратор соединены с входом обнулени  управл ющих разрй юв регистра микрокоманд, адресный выход которого соединен с первым вх дом первой группы входов блока элементов 2И-ИЛИ, второй вход первой группы входов которого соединен с единичным выходом триггера управлени , нулевой выход которого соедине с первым входом второй группы входо блока элементов 2Й-ИЛИ, второй вход второй группы входов которого соеди нён с адресным выходом второго реги стра микрокоманд, а вькод - с первы информационным входом регистра адре са, второй информационный вход кото рого подключен к входу начального адреса устройства, третьи входы пер вого, и второго элементов И соединены с .выходом дешифратора, выходы пе вого и второго элементов И соединены с синхррнизирующими входами первого и второго дешифраторов адреса и с первым и вторым входами первого .. элемента ИЛИ соответственно, выход «ервого элемента ИЛИ через первый элемент задержки соединен с нулевым входом триггера формировани  микротакта , едини.чный вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединён с -выходами блоков -элементов И второй группы, второй вход - с выходом бло ка выделени  максимального нанотакта , первый вход которого соединен с выходами дешифраторов управлени ,. вт рой вход - с выходом дешифратора. третий вход второго элемента ИЛИ сое динен с входом начального адреса уст ройства,-, выход метки типа микрокоман ды второго регистра микрокоманд соединен с входами второго и третьего одновибраторов, выход второго одновибратора соединен с первым входом третьего элемента ИЛИ, выход третьего одновибратора соединен с первым входом четвертого элемента ИЛИ, выход метки типа микрокоманды первого регистра микрокоманд соединен с входами четвертого и п того оцновибраторов , выход четвертого одновибратора соединен с вторым входом четверtore элемента ИЛИ, выход п того одновибратора соединен с вторым входом третьего элемента ИЛИ, выходы метки ветвлени  первого и второго регистров микрокоманд соединены с первым и вторь. входами .п того элемента ИЛИ выход которого соединен с первыми входами третьего и четвертого элементов И, второй вход третьего элемента Н соединен с инверсным входом четвертого элемента И и подключен к входу логических условий устройства, выход третьего элемента И через шестой одновибратор соединен с третьим входом третьего элемента ИЛИ, выход четвертого элемента И через седьмой одновибратор соедйлен с третьим входом четвертого элемента ИЛИ, выход которого через второй элемент задержки соединен с единичным входом триггера управлени , нулевой вход которого соединен с выходом третьего элемента задерж1 и, вход которого соединен с выходом третьего элемента ИЛИ, ин .формационные выходы первого регистра микрокоманд соединены с первыми входами блоков элементов И третьей группы, вторые входы которьсс соединены с единичнЬ1м выходом триггера управлени , а выходы - с вторыми входами блоков элементов ИЛИ группы, 2. Устройство по п. 1,отличаю щ е е с   тем, что блок вьщелени  максимального нанотакта содержит первый и второй элементы ИЛИ, группу (пт-1) элементов И-ИЛИ (rrj- число нанотактов в микротакте), группу (Гп-1) элементов НЕ/ группу fri элементов И, причем входы первого элемента ИЛИ и первые входы (in-l) элементов И-ИЛИ группы соединены с первым входом блока, вторые входы (щ-) элементов И-ИЛИ соединены с выходами (т-1) элементов НЕ группы соответственно, выход первого элемента ИЛИ и выходы (т-1) элементов И-ИЛИ группы соединены соответственно с первыми входа- . ми m элементов И группы, вторые входи которых соединены с вторым входом блока, выходы первого элемента ИЛИ и (тт1-1) элементов И-ИЛИ группы, кроме последнего, соединены с входами (т-1) элементов НЕ группы соответственно , выходы элементов И группы соединены с входами второго элемента ИЛИ, выход которого подключен к выходу блока. Источники информации, прин тые во внимание при экспертизе 1.-Авторское свидетельство СССР № 467351, кл. G 06 F 9/22, 1972.
2. 2.Авторское свидетельство СССР по за вке 2765918/18-24, кл. G 06 F 9/22, 1970 (прототип).

   k