SU1275508A1 - Устройство дл приема дискретной информации - Google Patents

Abstract

Изобретение относитс  к автоматике и телемеханике и может быть использовано в системах телеуправлении-телесигнализации и дл  приема различной дискретной информации в системах передачи данных. Цель изобретени  - повьшение достоверности приема информации . Дискретна  J нфopмaци  в последовательном коде поступает на входы элемента И и блока синфазировани . На второй -вход элемента И подаютс  сдвоенные стробирующие импульсы с распределител  импульсов. Прин та  информаци  записываетс  в блок пам ти Записанна  информаци  считываетс  блоками элементов И по сигналу с триггера и сигналу разрешени  с блоков сравнени . В блоках сравнени  осуществл етс  анализ записи в блоке пам ти на соответствие закону кодировани . При отсутствии искажений через элемент ИЛИ осуществл етс  передача записанной неискаженной посылки в дешифратор. Использование вместо i одного двух стробирующих импульсов позвол ет одну элементарную посылку (Л зарегистрировать дважды. Это повышает достоверность приема информации, т.к. обеспечиваетс  безошибочна  регистраци  хот  бы одной из них, I ил. ю сд ел

Description

Изобретение относитс  к автоматике и телемеханике и, в частности, может быть использовано в системах телеуправлени -телесигнализации (ТУ-ТС), а также дл  приема различной дискретной информации в системах передачи данных.

Цель изобретени  - повышение достоверности приема информации. На чертеже приведена структурна  схема устройства.

Устройство содержит блок I пам ти дешифраторы 2 и 3, триггер 4, элемент ИЛИ 5, первый распределитель 6 импульсов, блок 7 синфазировани , элемент И 8, второй распределитель 9 импульсов, блок 10 элементов И, блок 11 сравнени , дешифратор 12, блок 13 сравнени , блок 14 элементов И и блок 15 элементов ИЛИ.

Устройство работает следующим образом .

На вход устройства поступают импульсы дискретной информации в виде последовательности кодовых комбинаций . Они подаютс  на вход блока 7 , синфазировани  и элемент И 8, на второй вход которого подаютс  сдвоенные стробирующие импульсы распределител  9, управл емого блоком 7 синфазировани . С выхода элемента И 8 дир сретна  информаци  записываетс  в блок 1 пам ти. После регистрации кодовой комбинации циклового синфазировани , предназначенной дл  установки цикловой фазы устройства, а также дл  его вскрыти , на выходе дешифратора 2 по вл ютс  импульсы сброса распределител  6 в исходное положение и импульсы опрокидывани  триггера 4, обеспечивающего выдачу сигнала разрешени  считывани  дискретной информации на блок 10 элементов И и-аналогичный блок 14 элементов И. В процессе приема и зАиси в блок 1 пам ти кодовых комбинаций производитс  их анализ на соответствие закону кодировани , выполн емый блоками 11 и 13 сравнени . При отсутствии искажений кодовьпс комбинаций с блоков 11 и 13 сравнени  на блоки 10 и 14 элементов И вьщаетс  разрешающий потенциал по которому записанные в блок 1 пам ти кодовые комбинации через блок 15 элементов ИЛИ считываютс  на дешифратор 12 сигналов.

После завершени  приема и дешифрировани  кодовых комбинаций поступающей на вход устройства дискретной информации устройство переходит в режим Покой, В этот режим устройство переходит после того, как на его вход начинает поступать кодова  комбинаци  Покой, присуща  всем синхронным системам передачи дискретной информации . Эта комбинаци  через элемент И 8 записываетс  в блок пам ти . Сигнал дешифрировани  кодовой комбинации Покой с выхода второго дешифратора 3 сигналов через элемент ИЛИ 5 поступает на первый распределитель 6 импульсов, обеспечива  тем самым его цикловое фазирование. Одновременно кодова  комбинаци  Покой обеспечивает опрокидывание триггера 4, сигнал с выхода которого запрещает считывание любой информации, записанной в. блок 1 пам ти. Это осуществл етс  дл  того, чтобы исключить формирование ложных комбинаций из кодовой комбинации Покой. Наибольший эффект может быть получен в системах, в которых передача информации осуществл етс  отдельными блоками при значительных паузах между ними . Характерным примером таких систем  вл ютс  системы телеуправлени . Использование вместо одного двух стробирующих импульсов позвол ет одну элементарную посьшку зарегистрировать дважды, что обеспечивает безошибочную регистрацию по крайней мере одной из них. Регистраци  сдвоенными стробирующими импульсами позвол ет получить два экземпл ра одной и той же кодовой комбинации. Раздельный их анализ на соответствие закону кодировани , осуществл емый блоками И и 13 сравнени , позвол ет вы вить тот экземпл р кодовой комбинации, который не содержит ошибки и через соответствующий блок (10 или 14) элементов И обеспечить его считывание и поступление на выход устройства.

Форм у л а изобретени 

Устройство дл  приема дискретной информации, содержащее первый и второй распределители импульсов, блок синфазировани , первьй блок сравне- ни , первый, второй и третий дешифраторы , элемент И, первый блок элементов И, элемент ИЛИ, триггер и блок пам ти, первый и второй выходы которого соединены с входами соответствут

Claims (2)

1. Форм ул а изобретения

   Устройство для приема дискретной информации, содержащее первый и второй распределители импульсов, блок синфазирования, первый блок сравнения, первый, второй и третий дешифраторы, элемент И, первый блок элементов И, элемент ИЛИ, триггер и блок памяти, первый и второй выходы которого соединены с входами соответствуй
2. 3 1275508 ющих первого и второго дешифраторов, выходы которых соединены с соответствующими входами элемента ИЛИ, выход второго дешифратора соединен с первым входом триггера, выход элемен- ₅ та ИЛИ соединен с первым входом первого распределителя импульсов, второй вход которого соединен с первым выходом блока синфазирования и объединен с ,первым входом блока памяти, ,q а выход - с первым входом первого блока сравнения, третий выход блока памяти соединен с вторым входом блока сравнения и первым входом первого блока элементов И, вход блока синфазирования объединен с первым входом элемента И и является входом устройства, второй выход соединен с входом второго распределителя импульсов, первый выход которого соединен с τρεтьим входом первого блока сравнения, второй выход - с вторым входом элемента И, выход которого соединен с вторым входом блока памяти, выход первого блока сравнения соединен с . ₂₅ вторым входом первого блока элементов И, третий вход которого соединен с выходом триггера, выход третьего дешифратора является выходом устройства, отличающееся тем, что, с целью повышения достоверности приема информации, в него введены второй блок сранения, второй блок элементов И, блок элементов ИЛИ, выход первого дешифратора соединен с вторым входом триггера, выход первого распределителя импульсов соединен с первым входом второго блока сравнения, четвертый выход блока памяти соединен с вторым входом, второго блока сравнения и первым входом второго блока элементов И, второй вход которого соединен с выходом второго блока сравнения, третий вход - с выходом триггера, третий вход второго блока сравнения соединен с третьим выходом второго распределителя импульсов, выходы первого и второго блоков элементов И через 'блок элементов ИЛИ подключены к входу -третьего дешифратора.