SU1727118A1 - Устройство дл ввода информации - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  ввода в процессорные средства обработки данных многоканальной информации, накапливаемой во врем  проведени  сложных экспериментов. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  циклического вывода соответствующих данных. Устройство содержит блок формирователей 1, одновибратор 2, первый элемент НЕ 3, первый элемент И 4, первый 5 и второй 6 переключатели, дешифратор 7, счетчик каналов 8, второй элемент И 9. блок выбора информации 10, блок управлени  11, триггер 12, третий элемент И 13, блок пам ти 14, элемент ИЛИ 15, второй 16 и третий 17 элементы НЕ, схему сравнени  18, регистр адреса 19, счетчик адреса.20. 2 ил.

Description

w

&

Устройство относитс  к автоматике и вычислительной технике и может быть использовано дл  ввода в процессорные средства обработки данных многоканальной информации, накапливаемой во врем  проведени  сложных экспериментов.

Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  циклического вывода соответствующих данных.

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 приведена временна  диаграмма его работы.

Устройство содержит блок формирователей 1, одновибратор 2, первый элемент Н Е 3, первый элемент И 4, первый 5 и второй 6 переключатели, дешифратор 7, счетчик каналов 8, второй элемент И 9, блок выбора информации 10, блок управлени  11, триггер 12, третий элемент И 13, блок пам ти 14, элемент ИЛИ 15, второй элемент НЕ 16,

третий элемент НЕ 17, схему сравнени  18, регистр адреса 19 и счетчик адреса 20.

Устройство работает следующим образом ,

На информационные входы устройства поступает многоканальна  информаци , представленна  в формате кадровой структуры . Кадрова  структура информации - это последовательность параллельных Двоичных кодов, поступающих по раздельным входным каналам. Каждый двоичны и код соответствует конкретному входному каналу, синхронизаци  которого осуществл етс  сигналом синхронизации ТС. Сигнал кадровой синхронизации КС синхронизирует последовательность двоичных кодов и их сигналов ТС в соответствии с числом каналов . КС поступает на вход устройства одновременно с первым сигналом ТС, т.е. в канал, в котором находитс  информаци  первого измерительного сигнала. .

Ч КЭ VI

00

С приходом сигнала КС счетчик каналов 8 устанавливаетс  в ноль, а первым задержанным одновйбратором 2 сигналом ТС устанавливаетс  в единичное состо ние и до прихода следующего КС сигнала счетчик 8 подсчитывает сигналы ТС, Дешифратором 7 формируютс  единичные и дес тичные состо ни  счетчика 8, с которых переключател ми 5 и б выбираетс  любой из номеров каналов, например 1-й канал 64-х канального информационного кадра. В этом случае по 1-у каналу и поступает в устройство информаци , характеризующа  то внешнее .воздействие, отклики которого в течение времени (см. фиг. 2) присутствуют на входах всех остальных, задействованных в реальных экспериментах и испытани х первичных преобразовател х. Врем  (t2-ti), во врем  которого имеет место воздействие, сопровождаетс  сигналом готовности со входа ТОТ устройства. С выхода первого элемента Н Е З сигнал ГОТ разрешает синхросигналу выбранного 1-го канала проходить через второй элемент И 9 (в. д. № 4) на управл ющий вход схемы выбора информации 10, на информационных входах которой и наход тс  в это врем  коды сигналов с i-ro канала. Данные с 1-го канала поступалртсо- ответственно через схему 10 .на дополнительные выходы устройства и на информационные входы блока пам ти 14 (в.д. № 6,7). На разрешающий запись вход блока пам ти 14 при наличии сигнала ГОТ с блока управлени  11 поступает сигнал, разрешающий запись, а на тактовый вход блока пам ти поступает в это врем  сигнал ТС i-ro канала (в.д. № 12), по которому информаци  с i-ro канала заноситс  в блок пам ти 14. Разрешение на поступление тактового сигнала на вход блока пам ти формируетс  триггером 12 (в.д. Мг 10) и элементом И 13. Дл  этого блоком управлени  11 по переднему фронту сигнала ГОТ (врем  ti) вырабатываетс  сигнал (в.д. № 8), устанавливающий триггер 12 в единичное состо ние , которое сохран етс  до окончани  сигнала ТОТ, когда блоком 11 по заднему фронту сигнала вырабатываетс  сигнал (в.д. №9), устанавливающий триггер 12 в нулевое состо ние.

Таким образом, за врем  (ta-ti) все поступившие на вход коды 1-го канала будут занесены через блок 10 в блок пам ти 14, а также будут находитьс  и на дополнительном выходе устройства. В то же врем  (ta-ti) всё сигналы ТС 1-го канала будут подсчитыватьс  счетчиком адреса 20, который устанавливаетс  в начальное ну/евоесосто ние сигналом, вырабатываемым блоком управлени  11 по началу сигнала ТОТ (поступа 

в блок 20 через элементы ИЛИ 15, в. д. № 13). В момент t2, когда врем  существовани  сигнала ГОТ заканчиваетс , триггер 12 запрещает поступление тактовых сигналов на

блок пам ти 14, а по сигналу с блока управлени  11 (в. д. № 9) информаци  со счетчика адреса 20 заноситс  в регистр адреса 1.9, а счетчик адреса 20 устанавливаетс  в исходное состо ние дл  очередного подсчета сиг0 налов ТС i-ro канала (в.д. № 14). В следующем цикле подсчета сигналов ТС 1-го. канала блоком 20 сигналы ТС 1-го канала уже не будут поступать на тактовый вход блока пам ти 14, так как триггер 12 будет находить5 с  в нулевом состо нии (сигнал ГОТ закончилс ). Выходные состо ни  счетчика адреса 20 поступают на адресные входы блока пам ти 14, по которым при наличии сигнала ГОТ (разрешение записи на уп0 равл ющем входе блока 14) в блок пам ти . заносились коды с i-ro канала, а при отсутствии сигнала ГОТ (разрешение чтени  на управл ющем входе блока 14} с блока пам ти в соответствии с адресами с блока 20

5 информаци  поступает на дополнительный выход устройства, т.е. на дополнительный выход устройства непрерывно поступает код с i-ro канала в соответствии с циклом времени (). Окончание вывода очеред0 . ного цикла данных i-ro канала с блока пам ти 14 закончитс  тогда, когда занесенное по окончанию сигнала ГОТ содержимое блока 20 в регистр адреса 19 сравнитс  с текущим значением на выходе блока 20, что

5 осуществл етс  элементом сравнени  18, на выходе которого в момент сравнени  вырабатываетс  сигнал (в.д. Ns 16,17), устанавливающий каждый раз счетчик адреса в начальное, исходное состо ние. Так будет

0 происходить до тех пор, пока на вход устройства не поступит следующий сигнал ТОТ.

Фор мула изобретени - Устройство дл  ввода информации, со5 держащее блок формирователей информационные выходы которого  вл ютс  информационными выходами устройства, одновибратор, элемент ИЛИ, первый, второй и третий элементы И, первый и второй

0 переключатели, дешифратор и счетчик кана- лов,выходы которого соединены с входами дешифратора, выходы которого соединены соответственно с входами первого и второго переключателей, выходы которых соедине5 ны соответственно с первым и вторым входами первого элемента И,о т личающее- с   тем, что, с целью расширени  функциональных возможностей устройства за счет обеспечени  циклического вывода соответствующих данных, в устройство введены

первый, второй и третий элементы НЕ, блок выбора информации, блок управлени , триг- гер,схема сравнени , регистр адреса и счетчик адреса, причем информационные входы устройства соединены с входами блока выбора информации и блока формирователей, вход кадровой синхронизации которого соединен с входом кадровой синхронизации устройства и входом сброса счетчика каналов , тактовый вход которого соединен с входом разрешени  блока формирователей и выходом одновибратора, вход которого  вл етс  входом тактовой синхронизации уст- ройства, вход сигнала готовности устройства соединен с входом блока управлени  и входом первого элемента НЕ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходам первого элемента И, вторым входом третьего элемента И и счетным входом счетчика адреса, а выход соединен с управл ющим входом блока выбора информации, выходы которого  вл ютс  дополнительными информационными выходами устройства и соединены с информационными входами и выходами блока, пам ти, адресные вхсг .ды которого соединены с первой группой входов схемы сравнени , выходами счетчи

ка адреса и входами: регистра адреса, выхо ды которого соединены со второй группой входов схемы сравнени , выход которой соединен с входом третьего элемента НЕ, пл- ход которого соединен с третьим входом

элемента ИЛИ, выход которого соединен с входом сброса счетчика адреса, а первый вход соединен с входом сброса триггера, вторым входом блока управлени , тактовые входе регистра адреса и входом второго

элемента НЕ, выход которого соединен с входом разрешени  регистра адреса, вход сброса которого соединен с первым выходом блока управлени , вторым входом элемента ИЛИ и входом установки триггера,

выход которого соединен с первым входом третьего элемента И, выход которого соединен с тактовым входом блока пам ти, вход разрешени  записи которого соединен с третьим выходом блока управлени .

Claims (1)

1. Формула изобретения·

   Устройство для ввода информации, содержащее блок формирователей информационные выходы которого являются информационными выходами устройства, одновибратор, элемент ИЛИ, первый, второй и третий элементы И, первый и второй переключатели, дешифратор и счетчик каналов,выходы которого соединены с входами дешифратора, выходы которого соединены соответственное входами первого и второго переключателей, выходы которых соединены соответственно с первым и вторым входами первого элемента И,от л ичающеес я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения циклического вывода соответствующих данных, в устройство введены первый, второй и третий элементы НЕ, блок выбора информации, блок управления, триггер,схема сравнения, регистр адреса и счетчик адреса, причем информационные входы устройства соединены с входами блока выбора информации и блока формирователей, вход кадровой синхронизации которого соединен с входом кадровой синхронизации устройства и входом сброса счетчика каналов, тактовый вход которого соединен с входом разрешения блока формирователей и выходом одновибратора, вход которого является входом тактовой синхронизации устройства, вход сигнала готовности устройства соединен с входом блока управления и входом первого элемента НЕ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходам первого элемента И, вторым входом третьего элемента И и счетным входом счетчика адреса, а выход соединен с управляющим входом блока выбора информации, выходы которого являются дополнительными информационными выходами устройст ва и соединены с информационными входами и выходами блока, памяти, адресные входы которого соединены с первой группой входов схемы сравнения, выходами счетчи ка адреса и входами регистра адреса, выхо ды которого соединены со второй группой входов схемы сравнения, выход которой соединен с входом третьего элемента НЕ, выход которого соединён с третьим входом элемента ИЛИ, выход которого соединен с входом сброса счетчика адреса, а первый вход соединен с входом сброса триггера, вторым входом блока управления, тактовым входом регистра адреса и входом второго элемента НЕ, выход которого соединен с входом разрешения регистра адреса, вход сброса которого соединен с первым выходом блока управления, вторым входом элемента ИЛИ и входом установки триггера, выход которого ’соединен с первым входом третьего элемента И, выход которого соединен с тактовым входом блока памяти, вход разрешения записи которого соединен с 7ретьим выходом блока управления.

   фиг. 2