SU1236483A1 - Устройство дл контрол цифровых блоков - Google Patents
Устройство дл контрол цифровых блоков Download PDFInfo
- Publication number
- SU1236483A1 SU1236483A1 SU843787598A SU3787598A SU1236483A1 SU 1236483 A1 SU1236483 A1 SU 1236483A1 SU 843787598 A SU843787598 A SU 843787598A SU 3787598 A SU3787598 A SU 3787598A SU 1236483 A1 SU1236483 A1 SU 1236483A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- unit
- counter
- Prior art date
Links
Landscapes
- Testing Or Calibration Of Command Recording Devices (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл вы влени неисправностей типа посто нного О или посто нной 1 в любом цифровом блоке. Целью изобретени вл етс упрощение устрой-, ства. Дл достижени цели в устройство , содержащее блок задани режимов , блок индикации, счетчик и блок Управлени , введены коммутатор, блок коммутаторов, три счетчика, блок пам ти , элемент И и элемент ИЛИ. 2 ил. (Л с ю со О) сх со
Description
Изобретение относитс к вычислительной технике и предназначено дл вы влени неисправностей типа посто нного О или посто нной 1 в любом цифровом , например блоке синтеза полного телевизионного сигнала системы отображени информации (сои) метеорологической радиолокационной станции (МРЛ).
Целью изобретени вл етс упро- щение устройства.
На фиг. 1 изображена структурна схема устройства, на фиг. 2 - функциональна схема блока управлени .
Устройство содержит первый 1„ второй 2, третий 3 и четвертый 4 счетчики, блок 5 коммутаторов, коммутатор 6, элемент И 7, элемент ИЛИ 8, блок 9 пам ти, блок 10 индикации, блок 11 задани режи- мов, блок 12 управлени , входы 13-15 блока управлени , выходы 16-20 блока управлени .
Блок управлени содержит триггеры 21-23, элемент И-НЕ 24, элементы И 25-28, элемент ИЛИ 29, элемент ИЛИ-НЕ 30, элемент НЕ 31, элемент 32 задержки, интегрирующую цепь 33, генератор 34 тактовых импульсов, вход 35 блока управлени .
Устройство работает следук цим образом.
При подаче на вход устройства контрол цифрового блока питающего напр жени на выходе ннтегрируюацей цепи 33 формируетс сигнал логической 1, в процессе формировани которого на выходах 17 и 18 блока 12 вырабатываютс установочные сигналы П17-1 и nt8-1 соответственно. По сигналу П17-1 устанавливаетс в О триггер 23 блока 12 и в счетчик 1 записываетс код, соответствукмций состо ни м счетчиков 2 и 3, которые устанавливаютс в исходные состо ни по сигналу П18-1 (т.е. счетчик 3 устанавливаетс в О, а в счетчик 4 записываетс исходный код, соответствующий дес тичному номеру 01).
Счетчик 2 предназначен дл формировани двоичного кода номера сигнала каждого функционально законченного .устройства (ФЗУ) цифрового блока , а счетчики 3 и 4 предназначены соответственно дл формировани двоичного и двоично-дес тичного кодов номера ФЗУ цифрового блока.
В блоке 9 по каждому адресу, определ емому состо ни ми счетчиков
5 0
5
5
0
5
0
5
0
2 и 3, записана следующа информаци : двоично-дес тичный код номера контакта разъема ФЗУ цифрового блока, соответствующего номеру сигнала ФЗУ, код интервала контрол , который программируетс в зависимости от частоты контролируемого сигнала (чем ниже частота, тем больше значение кода), признак сигнала (входной или выходной) и сигнал, принимающий значение , равное 1 дл последнего контролируемого сигнала каждого ФЗУ цифрового блока.
С выхода коммутатора 6 снимаетс контролируемый сигнал одного из ФЗУ цифрового блока, номер которого и номер ФЗУ определ ютс соответственно счетчиками 2 и 3. Поскольку после включени устройства контрол счетчик 2 находитс в произвольном состо нии, а счетчик 3 в исходной нулевом состо нии, то с выхода коммутатора 6 снимаетс j-й контролируемый сигнал первого ФЗУ цифрового блока.
После установки триггеров и счетчиков устройства в исходные состо ни при подаче питающего напр жени его работу целесообразно рассматривать в случае отсутстви и в случае наличи неисправности в контролируемом блоке.
При отсутствии неисправности типа логического О или логической 1 по сигналу с выхода элемента И 7 переключаетс триггер 23 блока 12 в состо ние 1. На счетный вход счетчика 1 с выхода генератора 34 через элемент 25 блока 12 проходит импульс 19. По Импульсу 13 с выхода переполнени счетчика 1 блок 12 формирует импульс, по которому счетчик 2 переключаетс в следующее состо ние, и, следовательно, происходит переход к контролю (J+1) сигнала первого ФЗУ цифро13ого блока. Также по импульсу с выхода счетчика 1 с помощью элемента 32 элемент И-НЕ 24 блока 12 формирует новый сигнал установки П17-1, по которому производитс подготовка к НОВОМУ такту контрол , а именно устанавливаетс в О триггер 23 и в счетчик I записываетс новьй код, соответствующий (j+1)-My контролируемому сигналу первого ФЗУ цифрово-. го блока. Импульс 17 задержан по отношению к импульсу 15 дл того, чтобы до записи нового кода в счетчик 1 произошло переключение счетчика 2
3
в новое состо ние и в блоке 9 была произведена нова выборка соответствующей информации.
В некоторый MOMSirT времени блок 9 вырабатывает сигнал окончани контрол первого ФЗУ и блок 12 формирует импульс 20, по которому счетчик 3 и 4 переключаютс в состо ни , соответствующие второму ФЗУ цифрового блока, а счетчик 2 устанавливаетс в О. Далее, при отсутствии неисправности происходит последовательна проверка всех сигналов 2-го ФЗУ, 3-го ФЗУ,..., М-го ФЗУ. По импульсу переполнени счетчика 3, т.е. по окончании контрол всех сигналов М-го ФЗУ происходит установка счетчика 4 в исходное состо ние, определ ющее дес тичный номер 01 контролируемого ФЗУ, т.е. начинаетс новый цикл контрол .
При наличии неисправности после очередной установки в О триггера 23 (в этом случае сигнал на входе 14 посто нно равен О или 1) импульсы на выходах 16 и 20 не формируютс , т..е. состо ни счетчиков 2-4 не мен ютс . При этом блок 9 формирует признак типа контролируемого сигнала и двоично-дес тичный код номера контакта разъема ФЗУ, где обнаружена неисправность. Тип сигнала и номер контакта разъема ФЗУ, а также номер ФЗУ, формируемый счетчиком 4, индицируютс блоком 10.
Claims (1)
- Формула изобретени1Устройство дл контрол цифровых блоков, содержащее блок задани режимов , блок индикации, первый счетчик и блок управлени , отличающеес тем, что, с целью упрощени устройства, оно содержит блок коммутаторов, коммутатор, второй , третий и четвертый счетчики, блок пам ти, элемент И и элемент ИЛИ а блок управлени содержит три триггера , четыре элемента И, элемент ИЛИ, элемент ИЛИ-НЕ, элемент И-НБ, элемент НЕ, генератор тактовых импульсов , элемент задержки, интегри- рунмдую цепь, причем первый и второй входы первого элемента И соединены соответственно с пр мым выходом первого триггера и первым входом элемента ИЛИ-НЕ, второй вход которого подключен к выходу второго элемента И-и первому входу элемента ИЛИи10152025,2364834второй вход которого соединен с выходом первого элемента И, первый и второй входы второго элемента И соединены соответственно с инверсным выходом второго триггера и пр мым выходом третьего триггера, С-входы второго и третьего триггеров, третий вход второго элемента И, пр мой вход третьего элемента И и второй вход четвертого элемента И объединены и соединены с выходом генератора тактовых импульсов, инверсный вход третьего элемента И и R-вход первого триг гера объединены и подключены к выходу элемента И-НЕ, перйьй вход которого соединен через элемент задержки с выходом элемента ШШ-ЯЕ, второй вход элемента И-НЕ объединен с входом элемента НЕ и подключен через интегрирующую цепь к входу порогового потенциала блока управлени , пр мой выход первого триггера подключен к первому вхрду четвертого элемента И, D-входы первого и третьего триггеров подключены к входу логической единицы блока управлени , D-вход второго триггера соединен с пр мым выходом третьего триггера, R-вход второго и третьего триггеров блока управлени соединен с выходом запуска блока задани режимов устройства , С-вход первого триггера блока управлени подключен к выходу элемента И устройства, первый и второй входы элемента И соединены соответственно с выходом задани режима проверки блока задани режимов и выходом коммутатора, группа информационных входов которого подключена - к группе выходов блока коммутации, m групп информационных входов которого подключены к группам выходов соответствующих контролируемых цифровых блоков, группа управл ющих вх одов блока коммутации соединена с группой выходов второго счетчика, группа управл ющих входов коммутатора подключена к группе информационных выходов третьего счетчика, выход переполнени которого св зан с первым входом элемента ИЛИ устройства , второй вход которого объединен с входом сброса третьего счетчика и подключен к выходу элемента НЕ блока управлени , счетные входы третьего и четвертого счетчиков и вход сброса второго счетчика устройства объединены и подключены к выходу четвертого элемента И блока управ303540455055лени , счетный вход второго счетчика- устройства подключен к выходу первого элемента ИЛИ блока управлени , входы установки и счета первого счетчика устройства соединены соответственно с выходами элемента И-НЕ и третьего элемента И блока управлени , выход элемента И устройства соединен с вторым входом первого элемента И блока управлени , перва и втора группы адресных входов блока пам ти соединены соответственно с группами выходов второго и третьего счетчиков, перва и втора группы информационных выходов блока пам ти св заны соответственно с первой группой входов блока индикации и группой информационных входов первого счетчика выходы признака типа контролируемого сигнала и признака окончани контрол блока пам ти подключены соответственно к управл ющему входу блока индикации и третьему входу четвертого элемента И блокауправлени , втора группа входов блока индикации соединена с группой выходов четвертого счетчика, первый и второй информационные входы которого вл ютс входами логического нул и логической единищз устройства, вход установки четвертого счетчика подключен к выходу элемента ИЛИ.фиг.1Редактор Г.ВолковаСоставитель И.СафроноваТехред М.Ходанич Корректор М.Демчик,Заказ 3092/52Тираж 671 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4фиг 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843787598A SU1236483A1 (ru) | 1984-09-04 | 1984-09-04 | Устройство дл контрол цифровых блоков |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843787598A SU1236483A1 (ru) | 1984-09-04 | 1984-09-04 | Устройство дл контрол цифровых блоков |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1236483A1 true SU1236483A1 (ru) | 1986-06-07 |
Family
ID=21137334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843787598A SU1236483A1 (ru) | 1984-09-04 | 1984-09-04 | Устройство дл контрол цифровых блоков |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1236483A1 (ru) |
-
1984
- 1984-09-04 SU SU843787598A patent/SU1236483A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР fr 955072, кл. G 06 F 11/00, 1982. Авторское свидетельство СССР № 1166115, кл. G 06 F 11/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3843893A (en) | Logical synchronization of test instruments | |
SU1236483A1 (ru) | Устройство дл контрол цифровых блоков | |
SU634291A1 (ru) | Устройство дл контрол электрического монтажа | |
RU2047920C1 (ru) | Устройство для программирования микросхем постоянной памяти | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
RU2002301C1 (ru) | Устройство дл определени показателей надежности объектов | |
SU1183968A1 (ru) | Устройство для контроля логических блоков | |
SU1548787A1 (ru) | Устройство дл контрол счетчиков | |
SU1462325A1 (ru) | Устройство дл контрол последовательности выполнени модулей программ | |
SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках | |
SU1226455A1 (ru) | Микропрограммное устройство управлени | |
SU1649602A1 (ru) | Устройство дл индикации | |
SU1430959A1 (ru) | Устройство дл контрол хода микропрограмм | |
SU1539763A1 (ru) | Устройство дл ввода информации | |
SU1013956A2 (ru) | Устройство дл контрол логических схем | |
SU1223234A1 (ru) | Устройство дл контрол логических блоков | |
SU1359904A1 (ru) | Устройство контрол двоичных счетчиков с последовательным вводом информации | |
SU1283769A1 (ru) | Устройство дл контрол логических блоков | |
SU1478204A1 (ru) | Устройство дл ввода информации | |
SU1410035A1 (ru) | Устройство дл контрол комбинационных схем | |
SU1559433A1 (ru) | Устройство дл опроса информационных датчиков | |
SU1285471A1 (ru) | Устройство управлени контролем | |
SU1718222A1 (ru) | Устройство дл контрол логических схем | |
SU1177816A1 (ru) | Устройство дл имитации неисправностей ЭВМ | |
SU1167585A1 (ru) | Устройство дл программного управлени |