SU1285471A1 - Устройство управлени контролем - Google Patents

Устройство управлени контролем Download PDF

Info

Publication number
SU1285471A1
SU1285471A1 SU853866935A SU3866935A SU1285471A1 SU 1285471 A1 SU1285471 A1 SU 1285471A1 SU 853866935 A SU853866935 A SU 853866935A SU 3866935 A SU3866935 A SU 3866935A SU 1285471 A1 SU1285471 A1 SU 1285471A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
block
control
register
Prior art date
Application number
SU853866935A
Other languages
English (en)
Inventor
Сергей Васильевич Суярко
Григорий Николаевич Тимонькин
Олег Афанасьевич Тищенко
Сергей Николаевич Ткаченко
Вячеслав Сергеевич Харченко
Original Assignee
Научно-Исследовательский Институт Автоматизации Управления И Производства
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институт Автоматизации Управления И Производства filed Critical Научно-Исследовательский Институт Автоматизации Управления И Производства
Priority to SU853866935A priority Critical patent/SU1285471A1/ru
Application granted granted Critical
Publication of SU1285471A1 publication Critical patent/SU1285471A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано при построении систем контрол  и управлени , в частности осуществл ющих контроль распределенных иерархически св занных объектов контрол :. Цель изобретени  - расширение области применени  за счет реализации управлени  контролем в иерархических системах. Устройство управлен и  контролем содержит блок микропрограммного управлени , арифметический блок, первый и второй счетчики, блок выбора, регистр, схему сравнени , дешифраторы. Введение новых элементов: блока выбора, регистра ,- схемы сравнени  и дешифратора , обеспечивает управление контролем многоуровневых групп объектов контрол , осуществл   выбор группы объектов, определение числа объек- . тов низких уровней, подвергаемых опросу, последовательное включение и-опрос .состо ни  объектов в данной группе системы. 2 з.п. ф-лы, 5 ил. с в (Л

Description

Изобретение относитс  к вычислиельной технике и может быть исноль- зовано при построении систем контро  и управлени , в частности осущетвл ющих контроль распределенных j ерархически св занных объектов онтрол .
Цель изобретени  - расширение обасти применени  устройства за счет реализации управлени  контролем в Ш иерархических системах.
На фиг.1 приведена функциональа  схема предлагаемого устройства; на фиг, 2 - 4 - функциональные схемы j5 блока микропрограммного управлени , арифметического блока и блока выбора соответственно.;, на фиг, 5 - схема алгоритма функционировани  устройства . 20
Устройство (фиг.1) содержит блок 1 микропрограммного управлени , ариф- метический блок 2, блок 3 выбора, первый 4 и второй 5 дешифраторы, регистр 6, первый 7 и второй 8 счетчи- 25 ки, схему 9 сравнени , вход 10 ручной установки sanpoccJB на обслуживание , вход 11 запросов на обслуживание , вход 12 синхронизации ручной установки запросов на обслуживание, 30 вход 13 пуска-останова, вход 1ч ответа объекта контрол , выход 15 номера объекта контрол , выход 16 задани  контролирующего воздействи , вход 17 начальной установки, выходы j 18 признака отказа объекта контрол .
Блок микропрограммного управлени  (фиг,2) содержит мультиплексор 19, регистр 20 адреса, блок 21 пам ти микропрограмм , регистр 22 микрокоманд, 40 генератор 23 импульсов, первый выход 23,1 генератора импульсов, второй выход 23й генератора импульсов, элемент ИЛИ 24, элемент И 25, второй элемент И 26, третий элемент 45 И 27,- первый вход 28 услови , второй вход 29 услови , третий вход 30 услови , четвертый вход 31 услови , вход 32 пуска-останова, вход 33 начальной установки, восьмой выход 34, 50 второй выход 35, выход 35.1 управлени  элементом И арифметического блока , выход 35,2 управлени  коммутатором арифметического блока, выход 35,3 управлени  сумматором арифметическо- 55 го блока, выход 35,4 счета счетчика арифметического блока, выход 35.5 записи в счетчик арифметического блока , п тый выход 36,1, шестрй выход
36,2, первый выход 37, третий выход 38, седьмой выход 39, четвертый выхо 40, выход 41 пол  адреса блока пам т микропрограмм, выход 42 пол  операции блока пам .ти микропрограмм, выхо 43 пол  кода логических условий блока пам ти микропрограмм, выход 44 пол  модифицируемых разр дов адреса блока пам ти микропрограмм.
Арифметический блок (фиг,3) содержит регистр 45, счетчик 46, сумма тбр 47, схему 48 сравнени , коммутатор 49, элемент И 50, элемент И-НЕ 51, вход 52 кода операции, вход 52, управлени  элементом И, вход 52.2 управлени  коммутатором, вход 52,3 управлени  сумматором, счетный вход 52.4 счетчика, вход 52,5 записи счет ;чика.
Блок выбора (фиг,4) содержит регистр 53, шифратор 54, вход 55 поразр дной установки в ноль, выход 56
Устройство работает следующим образом ,
В исходном состо нии все элементы пам ти устройства устанавливаютс  в нулевое состо ние (цепи внешней начальной установки не показаны),
Кроме того, установка в нулевое состо ние Может быть осуществлена по сигналу с входа 17 устройства, В этом случае сигнал с входа 17 поступает на одноименный вход 33 блока 1 (фиг.1 и 2), где происходит установка в нулевое состо ние регистров 20-и 22, Кроме того, этот же сигнал через элемент ИЛИ 24 блока 1 (фиг,2) поступает на выход 40 блока 1 и устанавливает счетчики 7 и 8 (фиг,1) в нулевое состо ние по входам R и R, соответственно.
После установки в исходное состо ние устройство готово к работе,
Сигнал с выхода, 13 (фиг,1) включает генератор 23 тактовых импульсов блока 1 управлени  (фиг,2) устройства . Одновременно с этим на входы 11 устройства начинают поступать сигналы запросов на выполнение проверки от объектов контрол . При этом соответствующий сигнал с группы входов 11 устанавливает после подачи импульса синхронизации с входа 39 блока 1 одноименный ра-зр д регистра 53 (фиг,4) в единичное состо ние , а приоритетный шифратор 54 выдает на группу выходов 56 блока 3 код номера объекта контрол  стар- imero приоритета.
После включени  генератора 23 (фиг,2) по первому тактовому импульсу с выхода 23.1 генератора 23 в регистр 20 происходит запись информации с выходов 41 пол  немодифицируемых разр дов адреса следующей команды А4 блока 21 пам ти микрокоманд и с выходов мультиплексора 19. Поскольку регистр 20 предварительно установлен в нулевое состо ние, то, следовательно, осуществл етс  выбор информации из нулевой  чейки блока 21 пам ти микропрограммен этой  чейке содержитс  адрес первой микрокоманды микропрограммы функционировани  устройства. При этом кодом с выхода 43 блока 21 пам ти микропрограмм задаетс  передача кода модифициру- емых разр дов адреса следующей микрокоманды без изменени  через мультиплексор 19 блока 1 (фиг.2).
Таким образом, по первому тактовому импульсу в регистр 20 записываетс  адрес первой микрокоманды ра боты устройства.
По второму тактовому импульсу с выхода 23,2 генератора 23 осуществл етс  запись кода микрокоманды в регистр 22, а по сигналам с выходов 40, 42 и 44 блока 21 пам ти микропрограмм формируетс  адрес следующей микрокоманды аналогично описанному выше.
.Сигнал с выхода 35.2 регистра 22 -через группу выходов 35 блока 1 ;(фиг.2) поступает на вход 52.2 бло- ка 2, настраива  тем самым коммутатор 49 на соединение выхода 56 блока 3 с D-входами регистра 45.
Кроме того, выдаетс  сигнал с соответствующего разр да 36.2 группы выходов 36 регистра 22 блока 1 (фиг. сброса признака отказа объекта.
Далее по очередному первому тактовому импульсу с выхода 23.1 генератора 23 (фиг.2) и по сигналу с выхода соответствующего разр да регистра 22 срабатывает элемент И 25, выходной сигнал которого поступает на выход 37 блока 2 (фиг.З) и разрешает запись кода номера объекта контрол  верхнего уровн  одновременно в регистр 45 блока 2 и регистр 6 (фиг.1) устройства.
По этому же первому тактовому импульсу с выхода 23,1 генератора 23 (фиг.2) осуществл етс  запись кода адреса очередной микрокоманды в ре
Й5471 4
гистр 20. По второму тактовому пульсу с выхода 23.2 генератора 23 происходит запись в регистр 22 кода очередной микрокоманды управле5 ки  работой устройства, В этой микрокоманде возбуждены выходы регистра 22 дл  синхронизации арифметического блока и управлени  счетчиком . Поэтому, по очередному первому
fO тактовому импульсу с выхода 23,1 генератора 23 блока 1 (фиг.2) срабатывает элемент И 26, сигнал с выхода 38 которого производит увеличение содержимого счетчиков 7 и 8
5 устройства (фиг.О на единицу.
Кроме того, в рассматриваемой микрокоманде сигналами с группы вы- ходов 43 блока 21 пам ти микропрограмм (фиг,2) задаетс  проверка зна20 чений выходных логических условий схемы 9 сравнени  (фиг.О, на входах 30 и 31 блока 1 управлени .
При этом, если сигнал на выходе 30
0
0
равен нулю, а на выходе 31 присутствует , что свидетельствует о неравенстве содержимого счетчика 7 и регистра 6 (фиг.О, то модификаци  разр дов 44 пол  адреса очередной микрокоманды мультиплексором 19 блока 1 (фиг.2) не производитс . Поэтому в регистр 20 по очередному первому тактовому импульсу с выхода 23.1 генератора 23 блока 1 записываетс  адрес предыдущей микрокоманды. По 5 этой микрокоманде аналогично рассматриваемому вьппе производитс  сигналами с выхода 38 увеличение содержимого счетчиков 7 и 8 и далее циклически повтор ютс  описанные вьше действи  дл  данной микрокоманды.
Причем вс кий раз при достижении кода в счетчике 8 заданного значени  размера группы объектов контрол  срабатывает дешифратор 4 (фиг.О и ос-уществл т по входу R установку счетчика 8 в нулевое состо ние.
Выход из описанного цикла функ- . ционировани  устройства происходит при достижении равенства содержимого регистра 6 и счетчика 7. В этом случае сигналы на выходах схемы 9 сравнени  измен ютс  на противоположные .
Поэтому мультиплексором 19 модифицируемые разр ды пол  адреса следующей микрокоманды, поступающие с выходов 44 блока 21 пам ти микропрограмм (фиг.2), преобразуютс  таким
5
0
образом, что блок 1 (diHr.l) переходит к реализации очередной микрокоманды управлени ,) следующей за описанным циклом.
По этой микрокоманде устройство переходит к реализации очередного этапа работы, состо щего в последовательном опросе заданной группы объектов Контрол . Дл  этого в данной микрокоманде вырабатываетс  сигнал микрооперации с выхода 35.5 регистр 22 блока 1 (фиг.1). Этот сигнал через группу выходов 35 блока 1 (фиг.1) поступает на вход 52.5 счетчика 46 блока 2 (фиг.З) и разрешает запись содержимого счетчика 8, определ ющего число объектов в группе , которые необходимо проверить, в регистр 45 (фиг.З).
Опрос объектов контрол  в группе начинаетс  с объекта самого нижнего уровн , имеющего наименьший номер в группе. Дл  этого вычисл етс  наименьший номер объекта в группе по очередной микрокоманде, в которой выдвигаетс  сигнал микрооперации с выхода 35.5-регистра 22 (фиг.2) блока 1. Этот сигнал поступает через соответствующий разр д группы входов 35 блока 2 (фиг.З) на у рав- л йщий вход 52.3 сумматора 47 блока 2 (фиг.З), при этом происходит вычитание из кода, содержащегос  в регистре 45, кода счетчика 46. Результирующий код с выхода 15 сумматора 47 вьщаетс  в качестве сигнала - идентификатора и опроса на командную магистраль, к которой подключены все объекты кбнтрол . Этот сигнал воспринимаетс  только тем объектом контрол , номер которого совпадает.с кодом на выходах 15 блока 2 (фиг.1).
По этому коду осуществл етс  оп- рос состо ни  заданного объекта.Признаком работоспособного состо ни  заданного объекта считаетс  выдача этим объектом кода ответа равного его собственному коду (адресу) в группе. Код ответа объекта контрол  поступает на группу входов 14 блока 2 (фиг.1). В случае равенства кодов на входах А и В схемы 48 сравнени  (фиг.З) на выходе его выдаетс  сигнал,который опрашиваетс  по сигнлу микрооперации с выхода 35,1 регистра 22 (фиг.2) в очередной микрокоманде функционировани  блока 1,
5
0
Этот сигнал с выхода 35.1 блока 1 по- ступает на вход 52.1 блока 2 и далее на вход элемента И 50 (фиг,3), на другой вход которого поступает выходной сигнал схемы 48 сравнени .
Выходной сигнал элемента И 50 (фиг.З) используетс   на входе 28 мультиплексора 19 (фиг,2) как логическое условие ветвлени  в микропрограмме управлени .
Если сигнал на выходе 28 блока 2 (фиг.З) присутствует, что свидетельствует об исправнос- и заданного объ-. екта с выходов 15,то устройство переходит к очередной микрокоманде управл ющей микропрограммы, в которой по сигналу микрооперации с выхода 35.4 регистра 22 блока 1 (фиг.2), который поступает на вход 52,4 блока 2 (фиг.З) происходит уменьшение содержимого счетчика 46 на единицу и далее по очередной микрокоманде аналогично описаннному вьппе осуществл етс  вычитание на сумматоре 47 содержимого
счетчика 46 из Содержимого регистра 45. Таким образом формируетс  код объекта следующего высшего уровн  и далее осуществл ютс  описанные выше операции по опросу его состо ни .
0 .
Если же сигнал на выходе 28 элемента И 50 блока 2 (фиг.З) отсутствует , что свидетельствует об отказе в заданном объекте контрол , то по
. сигналу логического услови  (нулевого в данном случае), поступающего на вход 28 мультиплексора 19 блока 1 (фиг,2), управление переходит к очередной микрокоманде управлени , кото0 ра  предусматривает следующие действи .
С выхода 36.1 блока 1 микропрограмм много управлени  на выходы 18 устройства поступает сигнал признака отка5 за объекта контрол . Далее устройств.о переходит к выполнению очередной микрокоманды управлени , котора  реализуетс  аналогично описанному вьшзе,
Таким образом, устройство после-
0 довательно осуществл ет опрос группы объектов контрол  до их исчерпывани ; Как только при выполнении очередной микрокоманды управлени  устройством содержимое счетчика 46 (Фиг.З) ста5 новнтс  равным нулю, срабатывает элемент И-НЕ 51, выходной сигнал 29 которого  вл етс  логически:- условием окончани  контрол  заданной группы объектов. Это логическое условие поступает на вход 29 мультиплексора 19 блока 1 (фиг.2), который осуществл ет модификацию адреса очередной микрокоманды управлени  таким образом , что устройство переходит к микрокоманде завершени  цикла опро- са заданной группы объектов,
В этой микрокоманде вырабатываетс  сигнал микрооперации на выходе 34 регистра 22 блока 1 (фиг.2), по которому срабатывает дешифратор 5.
На D-входы этого дешифратора с выходов регистра 6 поступает код объекта высшего уровн , выдавшего запрос на проверку. Унитарный код с вьпсодов дешифратора 5 (фиг, 1 и 4) устанавливает в нулевое состо ние разр д RR регистра 53, соответствующий обслуживаемому запросу.
После этого устройство переходит к очередной микрокоманде управлени  по которой осуществл етс  подготовка элементов пам ти устройства к оп . росу очередной группы объектов,
В этом случае сигналом микроопераций с выхода соответствующего разр да регистра 22 через элемент ИЛИ 24 (фиг,2) осуществл етс  сброс счетчиков 7 и Я (фиг,) а сигналом микрооперации с выхода регистра 22 блока 1 (фиг,2) при наличии тактового импульса с выхода 23,2 генератора 23 с выхода 39 блока 1 выдаетс  сигнал синхронизации приема запросов в регистр 53 блока 3 (фиг.4).
Далее устройство переходит к выбору и обработке запроса наивысшего приоритета аналогично описанному вьше,
Задание кода объекта в блоке 3 (фиг,4) может осуществл тьс  не только с выходов 11 устройства (фиг,1), но и с входа 10 ручной установки запроса по сигналу 12 синхронизации записи ручной установки запроса. В этом случае входной сигнал 12 поступает на вход синхронизации регистра 53, в который заноситс  информаци  с входов 10 устройства .
При .необходимости прекратить ра- бот.у устройства на его вход 13 Сфиг,1) поступает сигнал останова. В результате этого генератор 23 .блока 1 (фиг.2) отключаетс , прекраща  тем самым работу устройства..

Claims (3)

  1. :Формула изобретени 
    1, Устройство управлени  контролем , содержащее блок микропрограмм- 5 ного управлени , арифметический блок, первый и второй счетчики, причем первый и второй выходы признаков результата арифметического блока соединены соответственно с первым и o вторым входами условий блока микро-. программного управлени , вход ответа объекта контрол  устройства соединен с первык информационным входом арифметического блока, первьпЧ 5 и второй информационные выходы ариф-. метического блока  вл ютс  соответственно выходом номера объекта крн- трол  и выходом задани  контролирующего воздействи  устройства, первый 0 выход блока микропрограммного управлени  соединен с входом синхронизации арифметического блока, второй выход блока микропрограммного управлени  соединен с входом кода опера- 5 ции арифметического блока, третий выход блока микропрограммного управлени  соединен со счетными входами первого и второго счетчиков, четвертый выход блока микропрограммного управ- 0 лени  соединен с входом установки в ноль первого счетчика и с первю входом установки в ноль второго счетчика , вход начальной установки устройства соединен с входом начальной ус-. 5 тановки блока микропрограммного управлени , вход пуска-останова устройства соединен с входом пуска-останова блока микропрограммного управлени , информационный выход второго. 0 счегчика соединен с вторым информационным входом арифметического блока , п тый и шестой выходы блока микропрограммного управлени  объединены и  вл ютс  выходом признаков от- 5 каза объекта контрол  устройства, отличающеес  тем, что, с целью расширени  области применени  за счет реализации управлени  контролем в иерархических система, устроЙ- 0 ство дополнительно содержит схему сравнени , первый и второй дешифраторы , регистр, блок выбора, содержа- щий регистр и шифратор, причем входы запросов на обслуживание устройства 5 соединены с входами установки в единицу разр дов регистра блока выбора, седьмой выход блока микропрограммного управлени  соединен с первым входом синхронизации регистра выбора.
    91
    вход ручной установки запросов на обслуживание устройства соединен с информационным входом регистра блока выбора, вход синхронизации ручной установки запросов на обслуживание устройства соединен с вторым входом синхронизации регистра блока выбора, выход которого соединен с входом шифратора блока выбора, выход которого соединен с третьим информационным входом арифметического блока и с информационным входом регистра, информационный выход второго счетчи- к-а соединен с входом первого дешифратора , первый выход которого соеди нен с вторым входом установки в ноль второго счетчика, информационный выход регистра соединен с первым входом схемы сравнени  и с информационным входом в-торого дешифратора, выходы которого соединены с входами установки в ноль разр дов регистра блока выбора, информационный выход первого счетчика соединен с вторым входом схемы сравнени , выходы равенства и неравенства которой соединены соответственно с третьим и.четвертым входами условий блока микропрограммного управлени , восьмой выход которого соединен со стробиру- ющим входом второго дешифратора, .первый выход блока микропрограммно- го управлени  соединен с входом синхронизации регистра.
  2. 2. Устройство по п.1, о т ли :чающеес  тем, что блок микропрограммного управлени  содержит мультиплексор, регистр адреса, блок пам ти микропрограмм, регистр микрокоманд , генератор импульсов, элемент ИЛИ,.с первого по третий элементы И, причем с первого по четвертый информационные входы мультиплексора соединены соответственно с первого ho четвертый входами условий блока, выход регистра адреса соединен с адресным входом блока пам ти микропрограмм, выход пол  адреса которой соединен с.вторым информацион- ным входом регистра адреса, выход пол  модифицируемых разр дов адреса блока.пам ти микропрограмм соединен с п тым информационным входом мультиплексора, выход которого соединен с первым информационным входом регистра адреса, выход пол  кода логических условий блока пам ти микропрограмм соединен с управл ю
    o
    0
    5
    5A7
    5
    35
    0
    10 ,
    щим входом мультиплексора, выход пол  oiiepauHH блока пам ти микропрограмм соединен с информационным входом регистра микрокоман-д, первый выход пол  местного управлени  которого соединен с восьмым выходом блока, вход запуска генера тора импульсов соединен с входом пуска-останова блока, первый выход генератора импульса соединен с входом синхронизации регистра адреса и с первьми входами первого и второго элементов И, выходы которых соединены соответст- . венно с первым и третьим выходами блока, второй выход генератора импульсов соединен с первым входом третьего элемента И и с входом синхронизации регистра микрокоманд, второй выход пол  местного управлени  которого соединен с вторым выходом блока, выходы установки в ноль регистра микрокоманд и регистра адреса и первый вход элемента ИЛИ объединены и соединены с входом начальной установки блока, первый и вто- рой выходы признаков неисправности объекта контрол  регистра микрокоманд соединены соответственно с п тым и шестым выходами блока, третий выход пол  местного управлени  регистра микрокоманд соединен с вторым входом элемента ИЛИ, выход которого соединен с четвертым выходом блока, четвертый, п тый и шестой выхода пол  местного управлени  регистра микрокоманд соединены с вторыми входами соответственно первого,вто- рого и третьего элементов И, выход третьего элемента И соединен с седьмым выходом блока.
  3. 3. Устройство по п.1, о т л и - чающеес  .тем, что ари||мети- ческий блок содержит счетчик,регистр, коммутатор, сумматор, схему сравне- 45 ни , элемент И, элемент И-НЕ, причем
    0
    0
    0
    первый вход элемента И, управл ющий вход коммутатора,стробирующий вход сумматора, счётный вход и вход запи- си счетчика объединены и соедш ены с входом кода операции блока, икфор мационный выход счетчика соединен с входом первого слагаемого сумматора и с входом элемента И-НЕ, выход которого соединен с вторым выходом 5 признака результата блока, информационный вход счетчика соединен с вторым информационным входом блока, информационный вход регистра соединен с третьим информационным входом бло .11
    .ка, вход синхронизации регистра соединен с входом синхронизации блока, первый вход схемы сравнени  соединен с первым информационным входом блока, информационный выход регистра соединен с входом второго слагаемого сумматора и с первым информационным входом сумматора,, выход которого соединен с вторым входом схе 547112
    мы сравнени  и с вторым инЛормацион- .ным выходом блока, выход равенства схемы сравнени  соединен с вторым входом элемента И, выход которого соединен с первым выходом признака результата блока, выход сумматора со- .1 единен с вторым информационным входом коммутатора и с первым информационным выходом блока.
    Фиг. 7
    Фмг.5
    3
    35 36
    37
    Фиг.2
    56
    Фиг.
    Фиг. 5
SU853866935A 1985-03-06 1985-03-06 Устройство управлени контролем SU1285471A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853866935A SU1285471A1 (ru) 1985-03-06 1985-03-06 Устройство управлени контролем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853866935A SU1285471A1 (ru) 1985-03-06 1985-03-06 Устройство управлени контролем

Publications (1)

Publication Number Publication Date
SU1285471A1 true SU1285471A1 (ru) 1987-01-23

Family

ID=21166905

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853866935A SU1285471A1 (ru) 1985-03-06 1985-03-06 Устройство управлени контролем

Country Status (1)

Country Link
SU (1) SU1285471A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 680005, кл. G 06 F 9/00, 1977. Авторское свидетельство СССР № 600560, кл. G 06 F 11/00, 1978. *

Similar Documents

Publication Publication Date Title
US3846756A (en) Programmable sequential logic circuit
SU1285471A1 (ru) Устройство управлени контролем
SU1188735A1 (ru) Микропрограммное устройство управлени
RU2041493C1 (ru) Устройство для определения средней наработки на полный отказ структурно-сложной системы
SU1608635A1 (ru) Устройство дл ввода информации
SU1179339A1 (ru) Микропрограммное устройство управлени
SU1300497A1 (ru) Устройство программного управлени технологическими процессами
SU1444744A1 (ru) Программируемое устройство дл вычислени логических функций
SU1365091A1 (ru) Микропрограммный процессор
SU1640694A1 (ru) Устройство дл контрол радиоэлектронных блоков
SU1591025A1 (ru) Устройство для управления выборкой блоков памяти
SU1376084A1 (ru) Микропрограммное устройство управлени
SU1236483A1 (ru) Устройство дл контрол цифровых блоков
SU1221653A2 (ru) Пересчетное устройство с контролем
SU1176346A1 (ru) Устройство дл определени пересечени множеств
SU1056202A1 (ru) Устройство дл контрол микропрограмм
SU1571588A1 (ru) Устройство дл обслуживани запросов
SU1642472A1 (ru) Устройство дл контрол выполнени последовательности действий оператора
RU1786492C (ru) Устройство дл моделировани вычислительной системы
SU458814A1 (ru) Система централизованного программного управлени
SU1288687A1 (ru) Цифровой дискриминатор
SU1437920A1 (ru) Ассоциативное запоминающее устройство
SU728128A1 (ru) Устройство дл обслуживани запросов
SU1487047A1 (ru) Устройство для управления энергопитанием микропроцессорной системы
SU1394217A1 (ru) Устройство дл адресации блоков пам ти