SU1718222A1 - Устройство дл контрол логических схем - Google Patents

Устройство дл контрол логических схем Download PDF

Info

Publication number
SU1718222A1
SU1718222A1 SU904795017A SU4795017A SU1718222A1 SU 1718222 A1 SU1718222 A1 SU 1718222A1 SU 904795017 A SU904795017 A SU 904795017A SU 4795017 A SU4795017 A SU 4795017A SU 1718222 A1 SU1718222 A1 SU 1718222A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
group
logic circuit
Prior art date
Application number
SU904795017A
Other languages
English (en)
Inventor
Михаил Анатольевич Шепелев
Original Assignee
Пермский научно-исследовательский технологический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пермский научно-исследовательский технологический институт filed Critical Пермский научно-исследовательский технологический институт
Priority to SU904795017A priority Critical patent/SU1718222A1/ru
Application granted granted Critical
Publication of SU1718222A1 publication Critical patent/SU1718222A1/ru

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может найти применение при контроле и диагностировании управл ющих устройств промышленных роботов , станков с ЧПУ и других, функционирование которых имеет циклический характер. Целью изобретени   вл етс  расширение функциональных возможностей за счет фиксировани  информации о токе потреблени . Устройство дл  контрол  логических схем содержит датчики тока, блок вычитани , АЦП, схему сравнени , счетчик, блок оперативной пам ти, блок информации , триггеры, элементы И, ИЛИ. 1 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может найти применение при контроле и диагностировании управл ющих устройств промышленных роботов , станках с ЧПУ и других, функционирование которых имеет циклический характер.
Цель изобретени  - расширение функциональных возможностей за счет фиксировани  информации о токе потреблени .
На чертеже приведена структурна  схема предлагаемого устройства.
Устройство содержит первый 1 и второй 2 датчики тока, блок 3 вычитани , аналого- цифровой преобразователь (АЦП) 4, схему 5 сравнени , счетчик 6, блок 7 оперативной пам ти, первый 8, второй 9 и третий 10 элементы И, элемент ИЛИ 11, первый 12 и второй 13 триггеры, блок 14 индикации, контролируемую логическую схему 15. Эталонна  логическа  схема (не показана) используетс  при решении задачи проверки исправности и устанавливаетс  в первом цикле работы устройства дл  контрол  логических схем на место контролируемой логической схемы 15.
Устройство работает следующим образом .
При проверке правильности функционировани  контролируемой логической схемы на вход признака записи устройства, т.е. на установочный вход триггера 12, подают соответствующий логический сигнал, который переводит триггер 12 в единичное состо ние . При этом элемент И 8, на один из входов которого поступает пр мой сигнал с выхода триггера 12, разрешает прохождение сигнала признака окончани  преобразовани  с выхода АЦП 4, на вход признака разрешени  записи блока 7 оперативной пам ти, а элемент И 9, на один из входов которого поступает инверсный сигнал с выхода триггера 12, запрещает прохождение сигнала с выхода АЦП 4 на вход элемента И 10. Далее по входу признака установки нул  устройства перевод т в нулевое состо ние счетчик 6 и триггер 13. Устанавливают в исходное состо ние контролируемую логиЈ
СО
го ю го
ческую схему 15, после чего перевод т ее в режим рабочего функционировани . При этом датчик тока 1 и 2 измер ют токи, протекающие в шине питани  и общей шине логической схемы 15, и выдают электриче- ские сигналы в аналоговой форме, соответствующие измеренным значени м. В блоке 3 вычитани  определ етс  разность между значени ми сигналов первого 1 и второго 2 датчиков тока.
Полученна  разность преобразуетс  в дискретную форму АЦП 4, По окончании преобразовани  АЦП 4 выдает сигнал Конец преобразовани , который через логический элемент И 8 поступает на вход разрешени  записи блока 1 оперативной пам ти. В блоке 7 записываетс  в определенные адресные  чейки, которые определ ютс  кодовой комбинацией на выходе счётчика 6, разность токов потреблени  логической схемы 15, протекающих в шине питани  и общей шины, дл  первого такта работы.
При поступлении с выхода синхронизации контролируемой логической схемы второго импульса снова запускаетс  АЦП 4, преобразует в цифровую форму разность значений сигналов первого 1 и второго 2 датчиков тока. По окончании процесса преобразовани  блок 7 записывает в следующую  чейку пам ти полученное значение в двоичном коде. Процесс измерени  токов, протекающих в шине питани  и общей шине логической схемы 15, определени  их разности , преобразовани  в цифровую форму и записи в  чейки блока 7 оперативной пам ти продолжаетс  до поступлени  на вход сброса триггера 12 соответствующего логи- ческого сигнала.с выхода схемы 15, свидетельствующего об окончании цикла работы контролируемой схемы. Циклом работы дл  объекта контрол , например дл  систем управлени  промышленными роботами или производственным оборудованием,  вл етс  определенна  последовательность управл ющих воздействий, результатом которой  вл етс  выполнение оборудованием определенной технологической функции. По окончании цикла работы системы управлени  начинаетс  следующий цикл, аналогичный предыдущему.
Таким образом, в первом цикле работы, который осуществл етс  под наблюдением оператора, происходит запись информации о функционировании объекта контрол  в виде разности токов потреблени  контролируемой логической схемы 15, протекающих в шине питани  и общей шине, в блок 7 оперативной пам ти.
По окончании первого цикла работы схемы 15 переключаетс  триггер 12 и путем подачи нулевого уровн  на вход элемента И 8 блокирует прохождение импульсов разрешени  записи с выхода АЦП 4 на вход блока 7 оперативной пам ти. Однако с инверсного выхода триггера 12 единичный сигнал поступает на вход элемента И 9 и тем самым разрешает прохождение сигнала с выхода АЦП 4 на вход элемента И 10.
Во втором цикле работы объекта контрол  первый 1 и второй 2 датчики тока, блок 3 вычитани , АЦП 4 функционируют так же, как в первом цикле. Однако разность токов потреблени  в дискретном виде дл  каждого такта работы схемы 15 сравниваетс  схемой 5 сравнени  с разностью токов, записанной дл  этого же такта в первом цикле работы. При совпадении сравниваемых величин на выходе схемы 5 сравнени  нулевой уровень, который при поступлении с выхода АЦП 4 через элемент И 9 на вход элемента И 10 сигнала, свидетельствующего об окончании преобразовани  АЦП 4 и разрешающего прохождени  сигнала с выхода схемы 5 сравнени  на установочный вход триггера 13, не перебрасывает последний . При несовпадении указанных величин , свидетельствующем о нарушении правильности функционировани  объекта контрол , на выходе схемы 5 сравнени  по вл етс  единичный сигнал, который переключает триггер 13. Состо ние триггера 13 преобразуетс  в визуальную информацию в блоке 14 индикации. Сигнал с выхода триггера 13 может быть использован дл  блокировки дальнейшей работы объекта контрол .
Проверка исправности контролируемой логической схемы 15 осуществл етс  аналогично проверке правильности функционировани . Отличительной особенностью проверки исправности  вл етс  то, что в первом цикле работы устройства на место контролируемой логической схемы 15 устанавливаетс  эталонна  логическа  схема. Таким образом, в блок 7 оперативной пам ти записываетс  информаци  об эталонных реакци х объекта контрол . По окончании первого цикла эталонна  логическа  схема замен етс  на контролируемую.
По вление сигнала на входе признака записи, поступающего на вход установки триггера 12, никак не соотноситс  с частотой работы контролируемой логической схемы 15. Этот сигнал по вл етс  в момент завершени  цикла работы схемы 15.
Контролируема  схема 15 не имеет конструктивных особенностей, В блоке вычитани  вычитаютс  сигналы, пропорциональные токам , протекающим в шине питани  и общей шине схемы 15.
Средства синхронизации дл  блока вычи- тани  не предусмотрены потому, что в этом нет необходимости. Блок вычитани  работает непрерывно. Синхронизаци  с работой конт- ролируемой схемы 15 достигаетс  путем использовани  синхронизирующих импульсов, поступающих с выхода схемы 15, дл  запуска АЦП 4.
Синхровыход схемы 15 можно использовать дл  решени  задач проверки исправности и проверки правильности функционировани , не выдел   внутренний генератор схемы 15 из состава контролируемой схемы, так как отсутствие генерации синхронизирующих импульсов в первом случае приведет к срабатыванию триггера 13 и индикации неисправности, а во втором, т.е. при проверке правильности функционировани , не позволит записать в блок 7 оперативной пам ти информацию о первом цикле работы контролируемой схемы 15, осуществл емой под контролем оператора.
Схема сравнени  представл ет собой схему сравнени  двух разр дных логических сигналов. В качестве схемы 15 сравнени  может быть использована, например, микросхема К 555 СП 1. Схема 5 сравнени  сравнивает сигналы с выходов АЦП 4 и блока 7 оперативной пам ти.

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  логических схем, содержащее первый и второй датчики тока, блок вычитани , аналого-цифровой преобразователь, схему сравнени , эталонную логическую схему, блок индикации, причем вход первого датчика тока  вл етс  входом устройства дл  подключени  к шине питани  контролируемой логической схемы, отличающеес  тем, что, с целью расширени  функциональных возможно
    стей за счет фиксировани  информации о токе потреблени  в него введены два триггера , три элемента И, элемент ИЛИ, блок оперативной пам ти, вход разрешени  записи которого, а также группа адресных входов и группа информационных входов соединены соответственно с выходом первого элемента И, разр дной группой выходов счетчика, первой группой информационных входов схемы сравнени  и группой информационных входов аналого-цифрового преобразовател , информационный вход, вход признака начала преобразовани  и выход признака окончани  преобразовани  которого соединены соответственно с выходом блока вычитани , выходом самосинхронизации контролируемой логической схемы и первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к пр мому и инверсному выходам первого триггера , установочный вход которого  вл етс  входом режима работы устройства, а вход сброса объединен с первым входом элемента ИЛИ и соединен с выходом признака окончани  цикла работы контролируемой логической схемы, второй вход элемента ИЛИ объединен с входом сброса второго триггера и  вл етс  входом установки нул  устройства, выход элемента ИЛИ подключен к блокирующему входу счетчика, вход второго датчика тока соединен с общей шиной контролируемой логической схемы, а выходы обоих датчиков тока-с первым и вторым входами блока вычитани , группа выходов блока оперативной пам ти подключена к второй группе входов схемы сравнени , выход Равно которой соединен с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом второго элемента И и установочным входом второго триггера, выход которого подключен к входу блока индикации.
    1
    Входрежима радаты
SU904795017A 1990-02-21 1990-02-21 Устройство дл контрол логических схем SU1718222A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904795017A SU1718222A1 (ru) 1990-02-21 1990-02-21 Устройство дл контрол логических схем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904795017A SU1718222A1 (ru) 1990-02-21 1990-02-21 Устройство дл контрол логических схем

Publications (1)

Publication Number Publication Date
SU1718222A1 true SU1718222A1 (ru) 1992-03-07

Family

ID=21498114

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904795017A SU1718222A1 (ru) 1990-02-21 1990-02-21 Устройство дл контрол логических схем

Country Status (1)

Country Link
SU (1) SU1718222A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР №. 1414150, кл. G 05 В 25/02, 1986. Авторское свидетельство СССР №1297069, кл.СОбР 11/26,1985(прототип). *

Similar Documents

Publication Publication Date Title
US4099668A (en) Monitoring circuit
SU1718222A1 (ru) Устройство дл контрол логических схем
SU1236483A1 (ru) Устройство дл контрол цифровых блоков
RU1833841C (ru) Устройство дл контрол параметра объекта
SU813327A1 (ru) Устройство дл контрол электричес-КОгО и СВЕТОВОлОКОННОгО МОНТАжА
SU1439655A2 (ru) Устройство дл обучени операторов
SU1672457A1 (ru) Узел контрол вычислительной системы
RU1783480C (ru) Устройство дл обегающего контрол группы параметров
RU8136U1 (ru) Имитатор ир-60-500 для отладки корабельных цифровых управляющих систем
SU598240A1 (ru) Коммутатор
SU1520483A1 (ru) Устройство дл контрол
SU1444778A1 (ru) Устройство дл автоматического диагностировани группы однотипных логических блоков
SU1363169A1 (ru) Устройство дл контрол
SU1596460A1 (ru) След щий аналого-цифровой преобразователь
SU1672415A1 (ru) Система автоматического управлени и отладки на основе отображени тактограммы
SU970283A1 (ru) Устройство дл поиска неисправностей в логических узлах
SU1117640A1 (ru) Устройство дл контрол дискретных систем
SU472312A1 (ru) Устройство дл контрол правильности радио и электрического монтажа
SU1462325A1 (ru) Устройство дл контрол последовательности выполнени модулей программ
SU1298770A1 (ru) Устройство дл контрол параметров
SU1413633A1 (ru) Устройство дл цифрового контрол электронных схем
SU1684757A1 (ru) Устройство дл диагностировани логических схем
SU706845A1 (ru) Устройство дл сравнени кодов
SU1223234A1 (ru) Устройство дл контрол логических блоков
SU1234840A1 (ru) Устройство дл непрерывного диагностировани однотипных логических блоков