SU1236483A1 - Device for checking digital units - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  вы влени  неисправностей типа посто нного О или посто нной 1 в любом цифровом блоке. Целью изобретени   вл етс  упрощение устрой-, ства. Дл  достижени  цели в устройство , содержащее блок задани  режимов , блок индикации, счетчик и блок Управлени , введены коммутатор, блок коммутаторов, три счетчика, блок пам ти , элемент И и элемент ИЛИ. 2 ил. (Л с ю со О) сх соThe invention relates to computing and is intended to detect faults of the type of a constant O or a constant 1 in any digital unit. The aim of the invention is to simplify the device. To achieve the goal, a switch, a switch block, three counters, a memory block, an AND element and an OR element are entered into a device containing a mode setting block, a display unit, a counter and a control unit. 2 Il. (L with you with O) cs with

Description

Изобретение относитс  к вычислительной технике и предназначено дл  вы влени  неисправностей типа посто нного О или посто нной 1 в любом цифровом , например блоке синтеза полного телевизионного сигнала системы отображени  информации (сои) метеорологической радиолокационной станции (МРЛ).The invention relates to computing and is intended to detect faults of the type of a constant O or a constant 1 in any digital, for example, synthesis unit of the full television signal of a weather information radar (soybean) meteorological radar (MRL) system.

Целью изобретени   вл етс  упро- щение устройства.The aim of the invention is to simplify the device.

На фиг. 1 изображена структурна  схема устройства, на фиг. 2 - функциональна  схема блока управлени .FIG. 1 shows a block diagram of the device; FIG. 2 - functional block diagram.

Устройство содержит первый 1„ второй 2, третий 3 и четвертый 4 счетчики, блок 5 коммутаторов, коммутатор 6, элемент И 7, элемент ИЛИ 8, блок 9 пам ти, блок 10 индикации, блок 11 задани  режи- мов, блок 12 управлени , входы 13-15 блока управлени , выходы 16-20 блока управлени .The device contains the first 1 "second 2, third 3 and fourth 4 counters, switch unit 5, switch 6, AND 7 item, OR 8 item, memory block 9, indication unit 10, mode setting unit 11, control unit 12, inputs 13–15 of the control unit, outputs 16–20 of the control unit.

Блок управлени  содержит триггеры 21-23, элемент И-НЕ 24, элементы И 25-28, элемент ИЛИ 29, элемент ИЛИ-НЕ 30, элемент НЕ 31, элемент 32 задержки, интегрирующую цепь 33, генератор 34 тактовых импульсов, вход 35 блока управлени .The control unit contains triggers 21-23, element AND-NOT 24, elements AND 25-28, element OR 29, element OR-NOT 30, element 31, delay element 32 integrating the circuit 33, clock generator 34, block input 35 management

Устройство работает следук цим образом.The device works in the following way.

При подаче на вход устройства контрол  цифрового блока питающего напр жени  на выходе ннтегрируюацей цепи 33 формируетс  сигнал логической 1, в процессе формировани  которого на выходах 17 и 18 блока 12 вырабатываютс  установочные сигналы П17-1 и nt8-1 соответственно. По сигналу П17-1 устанавливаетс  в О триггер 23 блока 12 и в счетчик 1 записываетс  код, соответствукмций состо ни м счетчиков 2 и 3, которые устанавливаютс  в исходные состо ни  по сигналу П18-1 (т.е. счетчик 3 устанавливаетс  в О, а в счетчик 4 записываетс  исходный код, соответствующий дес тичному номеру 01).When the control unit of the digital power supply unit is fed to the input, a logic signal 1 is generated at the output of the internal circuit 33, during the formation of which the output signals A17-1 and nt8-1 are generated at the outputs 17 and 18 of the unit 12, respectively. By signal P17-1, trigger 23 of block 12 is set to O and a code is written to counter 1, corresponding to the states of counters 2 and 3, which are reset to the initial states by signal P18-1 (i.e., counter 3 is set to O, and the counter code 4 records the source code corresponding to the decimal number 01).

Счетчик 2 предназначен дл  формировани  двоичного кода номера сигнала каждого функционально законченного .устройства (ФЗУ) цифрового блока , а счетчики 3 и 4 предназначены соответственно дл  формировани  двоичного и двоично-дес тичного кодов номера ФЗУ цифрового блока.Counter 2 is designed to form a binary code of the signal number of each functionally complete device (PCD) of a digital block, and counters 3 and 4 are designed respectively to form the binary and binary decimal codes of the PCU number of a digital block.

В блоке 9 по каждому адресу, определ емому состо ни ми счетчиковIn block 9, for each address determined by the state of the counters

5 0 50

5 five

5 five

00

5five

00

5five

00

2 и 3, записана следующа  информаци : двоично-дес тичный код номера контакта разъема ФЗУ цифрового блока, соответствующего номеру сигнала ФЗУ, код интервала контрол , который программируетс  в зависимости от частоты контролируемого сигнала (чем ниже частота, тем больше значение кода), признак сигнала (входной или выходной) и сигнал, принимающий значение , равное 1 дл  последнего контролируемого сигнала каждого ФЗУ цифрового блока.2 and 3, the following information is recorded: the binary-decimal code of the contact number of the FZU connector of the digital block corresponding to the number of the FZU signal, the code of the monitoring interval, which is programmed depending on the frequency of the monitored signal (the lower the frequency, the greater the code value), the sign of the signal (input or output) and a signal that takes a value equal to 1 for the last monitored signal of each FZU of the digital unit.

С выхода коммутатора 6 снимаетс  контролируемый сигнал одного из ФЗУ цифрового блока, номер которого и номер ФЗУ определ ютс  соответственно счетчиками 2 и 3. Поскольку после включени  устройства контрол  счетчик 2 находитс  в произвольном состо нии, а счетчик 3 в исходной нулевом состо нии, то с выхода коммутатора 6 снимаетс  j-й контролируемый сигнал первого ФЗУ цифрового блока.From the output of the switch 6, the monitored signal of one of the digital unit FZUs is taken, the number of which and the number of the FZU are determined by the counters 2 and 3, respectively. After switching on the monitoring device, the counter 2 is in an arbitrary state, and the counter 3 is in the initial zero state, the output of the switch 6 is removed j-th controlled signal of the first FZU digital unit.

После установки триггеров и счетчиков устройства в исходные состо ни  при подаче питающего напр жени  его работу целесообразно рассматривать в случае отсутстви  и в случае наличи  неисправности в контролируемом блоке.After installing the triggers and counters of the device in the initial state when the supply voltage is applied, it is advisable to consider its operation in the absence of and in the event of a fault in the monitored unit.

При отсутствии неисправности типа логического О или логической 1 по сигналу с выхода элемента И 7 переключаетс  триггер 23 блока 12 в состо ние 1. На счетный вход счетчика 1 с выхода генератора 34 через элемент 25 блока 12 проходит импульс 19. По Импульсу 13 с выхода переполнени  счетчика 1 блок 12 формирует импульс, по которому счетчик 2 переключаетс  в следующее состо ние, и, следовательно, происходит переход к контролю (J+1) сигнала первого ФЗУ цифро13ого блока. Также по импульсу с выхода счетчика 1 с помощью элемента 32 элемент И-НЕ 24 блока 12 формирует новый сигнал установки П17-1, по которому производитс  подготовка к НОВОМУ такту контрол , а именно устанавливаетс  в О триггер 23 и в счетчик I записываетс  новьй код, соответствующий (j+1)-My контролируемому сигналу первого ФЗУ цифрово-. го блока. Импульс 17 задержан по отношению к импульсу 15 дл  того, чтобы до записи нового кода в счетчик 1 произошло переключение счетчика 2If there is no malfunction such as logical O or logical 1, the signal from the output of the element And 7 switches the trigger 23 of block 12 to state 1. A pulse 19 passes through the element 25 of the block 12 to the counting input of counter 1 from the generator 34. Pulse 13 from the overflow output the counter 1, the block 12 generates a pulse, by which the counter 2 switches to the next state, and, consequently, a transition occurs to the control (J + 1) of the signal of the first FZU of the digital block. Also, using the pulse from the output of counter 1, using element 32, element I-NOT 24 of block 12 generates a new installation signal P17-1, which prepares for a NEW control cycle, namely, a trigger 23 is set in O and a new code is recorded in counter I the corresponding (j + 1) -My to the monitored signal of the first FZU is digital to. go block. The pulse 17 is delayed with respect to the pulse 15 so that before the new code is recorded in the counter 1, the counter 2 is switched

33

в новое состо ние и в блоке 9 была произведена нова  выборка соответствующей информации.In the new state and in block 9 a new sample of the relevant information was made.

В некоторый MOMSirT времени блок 9 вырабатывает сигнал окончани  контрол  первого ФЗУ и блок 12 формирует импульс 20, по которому счетчик 3 и 4 переключаютс  в состо ни , соответствующие второму ФЗУ цифрового блока, а счетчик 2 устанавливаетс  в О. Далее, при отсутствии неисправности происходит последовательна  проверка всех сигналов 2-го ФЗУ, 3-го ФЗУ,..., М-го ФЗУ. По импульсу переполнени  счетчика 3, т.е. по окончании контрол  всех сигналов М-го ФЗУ происходит установка счетчика 4 в исходное состо ние, определ ющее дес тичный номер 01 контролируемого ФЗУ, т.е. начинаетс  новый цикл контрол .At some MOMSirT time, block 9 generates a control end signal for the first FZU and block 12 generates a pulse 20, according to which counter 3 and 4 are switched to the state corresponding to the second FZU of the digital unit, and counter 2 is set to O. Then, in the absence of a fault, a sequential verification of all signals of the 2nd FZU, 3rd FZU, ..., Mth FZU. By overflow pulse counter 3, i.e. Upon completion of monitoring all the signals of the Mth FZU, counter 4 is reset to the initial state, which determines the decimal number 01 of the FZU being monitored, i.e. a new control cycle begins.

При наличии неисправности после очередной установки в О триггера 23 (в этом случае сигнал на входе 14 посто нно равен О или 1) импульсы на выходах 16 и 20 не формируютс , т..е. состо ни  счетчиков 2-4 не мен ютс . При этом блок 9 формирует признак типа контролируемого сигнала и двоично-дес тичный код номера контакта разъема ФЗУ, где обнаружена неисправность. Тип сигнала и номер контакта разъема ФЗУ, а также номер ФЗУ, формируемый счетчиком 4, индицируютс  блоком 10.If there is a malfunction after the next installation in O of the trigger 23 (in this case, the signal at input 14 is constant O or 1) the pulses at the outputs 16 and 20 are not generated, i.e. the states of counters 2-4 do not change. In this case, block 9 generates a sign of the type of the monitored signal and the binary-decimal code of the contact number of the connector of the FZU connector, where the malfunction is detected. The type of signal and the pin number of the FZU connector, as well as the number of the FZU formed by the counter 4, are indicated by block 10.

Claims (1)

Формула изобретени Invention Formula 1one Устройство дл  контрол  цифровых блоков, содержащее блок задани  режимов , блок индикации, первый счетчик и блок управлени , отличающеес  тем, что, с целью упрощени  устройства, оно содержит блок коммутаторов, коммутатор, второй , третий и четвертый счетчики, блок пам ти, элемент И и элемент ИЛИ а блок управлени  содержит три триггера , четыре элемента И, элемент ИЛИ, элемент ИЛИ-НЕ, элемент И-НБ, элемент НЕ, генератор тактовых импульсов , элемент задержки, интегри- рунмдую цепь, причем первый и второй входы первого элемента И соединены соответственно с пр мым выходом первого триггера и первым входом элемента ИЛИ-НЕ, второй вход которого подключен к выходу второго элемента И-и первому входу элемента ИЛИA device for monitoring digital blocks comprising a mode setting unit, an indication unit, a first counter and a control unit, characterized in that, in order to simplify the device, it comprises a switch unit, a switch, a second, third and fourth counters, a memory unit, an AND element and the OR element and the control unit contains three triggers, four AND elements, an OR element, an OR-NOT element, an AND-NB element, a NOT element, a clock generator, a delay element, an integrated circuit, the first and second inputs of the first AND element connected accordingly tween a direct output of the first flip-flop and a first input of OR-NO element, whose second input is connected to the output of second AND-element and the first input of OR и and 10ten 1515 2020 2525 , , 23648342364834 второй вход которого соединен с выходом первого элемента И, первый и второй входы второго элемента И соединены соответственно с инверсным выходом второго триггера и пр мым выходом третьего триггера, С-входы второго и третьего триггеров, третий вход второго элемента И, пр мой вход третьего элемента И и второй вход четвертого элемента И объединены и соединены с выходом генератора тактовых импульсов, инверсный вход третьего элемента И и R-вход первого триг гера объединены и подключены к выходу элемента И-НЕ, перйьй вход которого соединен через элемент задержки с выходом элемента ШШ-ЯЕ, второй вход элемента И-НЕ объединен с входом элемента НЕ и подключен через интегрирующую цепь к входу порогового потенциала блока управлени , пр мой выход первого триггера подключен к первому вхрду четвертого элемента И, D-входы первого и третьего триггеров подключены к входу логической единицы блока управлени , D-вход второго триггера соединен с пр мым выходом третьего триггера, R-вход второго и третьего триггеров блока управлени  соединен с выходом запуска блока задани  режимов устройства , С-вход первого триггера блока управлени  подключен к выходу элемента И устройства, первый и второй входы элемента И соединены соответственно с выходом задани  режима проверки блока задани  режимов и выходом коммутатора, группа информационных входов которого подключена - к группе выходов блока коммутации, m групп информационных входов которого подключены к группам выходов соответствующих контролируемых цифровых блоков, группа управл ющих вх одов блока коммутации соединена с группой выходов второго счетчика, группа управл ющих входов коммутатора подключена к группе информационных выходов третьего счетчика, выход переполнени  которого св зан с первым входом элемента ИЛИ устройства , второй вход которого объединен с входом сброса третьего счетчика и подключен к выходу элемента НЕ блока управлени , счетные входы третьего и четвертого счетчиков и вход сброса второго счетчика устройства объединены и подключены к выходу четвертого элемента И блока управ30The second input is connected to the output of the first element And, the first and second inputs of the second element And are connected respectively to the inverse output of the second trigger and the direct output of the third trigger, the C inputs of the second and third triggers, the third input of the second element And the direct input of the third element And the second input of the fourth element is And is combined and connected to the output of the clock pulse generator, the inverse input of the third element And and the R input of the first trigger are combined and connected to the output of the element NAND, the first input of which is connected Through the delay element with the output of the SHSh-YE element, the second input of the NAND element is combined with the input of the NO element and connected via an integrating circuit to the input of the threshold potential of the control unit, the direct output of the first trigger is connected to the first input of the fourth element And the D inputs of the first and the third trigger is connected to the input of the logical unit of the control unit, the D input of the second trigger is connected to the direct output of the third trigger, the R input of the second and third trigger of the control unit is connected to the output output of the mode setting unit tva, C-input of the first trigger of the control unit is connected to the output of the element AND device, the first and second inputs of the element And are connected respectively to the output of the test mode setting of the mode setting unit and the switch output, the group of information inputs of which are connected to the output group of the switching unit, m groups the information inputs of which are connected to the output groups of the corresponding monitored digital blocks, the control input group of the switching unit is connected to the output group of the second counter, the control group the switch inputs are connected to a group of information outputs of the third counter, the overflow output of which is connected to the first input of the OR element, the second input of which is combined with the reset input of the third counter and connected to the output of the NOT control unit element, the counting inputs of the third and fourth counters and the reset input of the second meter devices are combined and connected to the output of the fourth element AND the control unit 30 3535 4040 4545 5050 5555 лени , счетный вход второго счетчика- устройства подключен к выходу первого элемента ИЛИ блока управлени , входы установки и счета первого счетчика устройства соединены соответственно с выходами элемента И-НЕ и третьего элемента И блока управлени , выход элемента И устройства соединен с вторым входом первого элемента И блока управлени , перва  и втора  группы адресных входов блока пам ти соединены соответственно с группами выходов второго и третьего счетчиков, перва  и втора  группы информационных выходов блока пам ти св заны соответственно с первой группой входов блока индикации и группой информационных входов первого счетчика выходы признака типа контролируемого сигнала и признака окончани  контрол  блока пам ти подключены соответственно к управл ющему входу блока индикации и третьему входу четвертого элемента И блокаIn this case, the counting input of the second counter device is connected to the output of the first element OR of the control unit, the installation and counting inputs of the first counter of the device are connected respectively to the outputs of the NAND element and the third element AND of the control unit, the output of the AND element of the device is connected to the second input of the first element AND the control unit, the first and second groups of address inputs of the memory block are connected respectively to the output groups of the second and third counters, the first and second groups of information outputs of the memory block are associated with Actually, with the first group of inputs of the display unit and the group of information inputs of the first counter, the outputs of the type of monitored signal and the sign of the end of the control of the memory block are connected respectively to the control input of the display unit and the third input of the fourth element AND block управлени , втора  группа входов блока индикации соединена с группой выходов четвертого счетчика, первый и второй информационные входы которого  вл ютс  входами логического нул  и логической единищз устройства, вход установки четвертого счетчика подключен к выходу элемента ИЛИ.control, the second group of inputs of the display unit is connected to the group of outputs of the fourth counter, the first and second information inputs of which are the inputs of the logical zero and logical unit of the device, the installation input of the fourth counter is connected to the output of the OR element. фиг.1figure 1 Редактор Г.ВолковаEditor G. Volkova Составитель И.СафроноваCompiled by I.Safronova Техред М.Ходанич Корректор М.Демчик,Tehred M. Khodanich Proofreader M. Demchik, Заказ 3092/52Order 3092/52 Тираж 671 ПодписноеCirculation 671 Subscription ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб,, д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab, 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4 фиг 2fig 2