SU1275441A1 - Микропрограммное устройство управлени - Google Patents
Микропрограммное устройство управлени Download PDFInfo
- Publication number
- SU1275441A1 SU1275441A1 SU843775284A SU3775284A SU1275441A1 SU 1275441 A1 SU1275441 A1 SU 1275441A1 SU 843775284 A SU843775284 A SU 843775284A SU 3775284 A SU3775284 A SU 3775284A SU 1275441 A1 SU1275441 A1 SU 1275441A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- register
- value
- logical
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Микропрограммное устройство управлени относитс к вычислительной технике и наиболее эффективно может быть использовано при построении управл ющих систем, а также самосто тельных микропрограммных автоматов. Цель изобретени - увеличение быс тродействи . Устройство содержит блок пам ти микрокоманд, регистр микрокоманд, сумматор, регистр адреса , коммутатор адреса, мультиплексор логических условий и блок анализа условий перехода с соответствующими св з ми. Указанна совокупность признаков позвол ет достигнуть цели изобретени . 3 ил. О) С
Description
Изобретение относится к микропрограммному управлению и наиболее эффективно может быть использовано в вычислительной технике, например в ЭВМ, при построении управляющих систем, а также самостоятельных микропрограммных автоматов.
Цель изобретения *· повышение быстродействия.
На фиг.1 представлена функциональная схема устройства; на фиг.2 - временные диаграммы, иллюстрирующие работу устройства; на фиг.З - пример заданной последовательности микрокоманд, реализуемой устройством.
Устройство (фиг.1) содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, мультиплексор 3 логических условий, сумматор 4, блок 5 анализа условий перехода, регистр 6 адреса, коммутатор 7 адреса, первый 8 и второй 9 входы синхронизации, вход 10 начального пуска, группу 11 входов логических условий, выход 12, третий вход 13 синхронизации.
Блок 5 анализа условий перехода содержит элемент 14 равнозначности, элемент НЕ 15, третий 16, первый 17 и второй 18 элементы И и элемент ИЛИ 19.
Кроме того, обозначены выход 20 признака типа микрокоманды регистра 2, второй выход 21 признака^ типа пе-г рехода регистра 2, первый выход 22 признака типа перехода регистра 2.
Микропрограммное устройство управления работает следующим образом.
При поступлении сигнала начального запуска по входу 10 устройства, соединенному с входом установки в ноль регистра 6 адреса, последний устанавливается в исходное нулевое состояние.
Это же нулевое состояние устанавливается на выходе сумматора 4, так как на его входах В и Р присутствуют в данный момент сигналы логического нуля.
По выходному нулевому состоянию сумматора 4 в блоке 1 памяти выбирается соответственно нулевая линейка.
При снятии сигнала начального запуска с входа. 10 устройства, устройство синхронизации (не показано) начинает вырабатываать тактовые импульсы (при сигнале на входе 10 вырабатываются только тактовые сигналы).
Передним фронтом первого тактового сигнала С1, поступающего на вход параллельной записи регистра 2 микрокоманд по входу 8 устройства, первая микрокоманда микропрограммы (содержимое нулевой линейки блока 1 памяти) , поступившая с выхода блока 1 памяти на информационный вход регистра 2 микрокоманд, перепишется в последний и поступит на выход 12 устройства для выполнения (это происходит еще при наличии сигнала на входе 10 устройства).
Дальнейшая работа устройства определяется тем, что представляет собой поступившая в регистр 2 микрокоманд первая микрокоманда: является она условной или неусловной; выполняется или не выполняется условие; !каково значение типа признака перехода, заложенного в данной микрокоманде и поступающего с соответствующего выхода 21 регистра 2 микрокоманд на один из входов элемента 14, а также каково значение заложенного в данной микрокоманде и поступающего с выхода 22 регистра 2 микрокоманд на соответствующий вход элемента 18.
Рассмотрим работу устройства для случая, когда микрокоманда (в нашем случае первая), записанная в регистр 2 микрокоманд, с нулевой линейки блока памяти неусловная. Тогда значение выходного регистра 2 микрокоманд равно логическому нулю, значение выхода 21 регистра микрокоманд и выхода мультиплексора 3 условий безразлично, а значение выхода 22 регистра 2 микрокоманд может иметь значение логического нуля или логической едйницы.
Значение выходов элементов И 16 и 17 блока 5 при поступлении синхросигнала по входу 13 устройства равно логическому нулю, так как сигнал логического нуля с выхода 20 регистра 2 микрокоманд (так как выполняемая микрокоманда неусловная) поступает на вторые входы элементов И 16 и 17.
Поэтому с поступлением сигнала логической единицы по входу 13 на третьи входы элементов И 16 и 17 на выходах последних подтверждаются сигналы логического нуля.
Следовательно, значение выхода элемента И 16 при выполнении неусловной микрокоманды всегда равно логи* ческому нулю, а значение выхода эле3 мента ИЛИ 19 определяется значением выхода только элемента И 18. Значение же выхода элемента И 18 определяется конкретным значением выхода 22 регистра '2 микрокоманд, поступающим S на один из входов элемента И 18, так как значение второго входа элемента И 18 при наличии синхросигнала, поступающего по входу 13 устройства, равно логической единице. ,0
В результате значение выхода элемента ИЛИ 19 равно логической едининице (при наличии синхросигнала на входе 13 устройства) при значении выхода 22 регистра 2 микрокоманд, ’5 равном логической единице, и соответственно, значение выхода элемента ИЛИ 19 равно логическому нулю при значении выхода 22 регистра 2 микрокоманд, равном логическому нулю, и 20 путь формирования адреса следующей микрокоманды в случае выполнения неусловной микрокоманды определяется именно значением выхода элемента ИЛИ 19, т.е. значением выхода 22 25 регистра 2 микрокоманд.
С поступлением синхросигнала (логическая единица) по входу 13 устройства, соединенному со входом Р переноса сумматора 4, выходное состояние последнего (было нулевое) увеличивается на единицу и поступает на вход блока 1 памяти и на первый информационный вход коммутатора 7.
Если значение выхода 2 элемента ИЛИ 19 равно логическому нулю, то данное выходное состояние сумматора 4 (равное 1) через коммутатор 7 (по его входу 1) поступает на инфор- 40 мационный вход регистра 6 адреса и по переднему фронту синхросигнала по входу 9 перепишется в него и поступит на группу входов А сумматора
4. На выходе сумматора 4 (и, следо- 45 вательно, на входе блока 1 памяти) установится (до момента окончания синхросигнала по входу 13) значение 2, так как на выходе Р переноса сумматора 4 также присутствует сиг- 50 нал логической единицы (синхросигнал с входа 13 устройства) .
С окончанием синхросигнала по входу 13 (фиг.4) на входе Р сумма- 55 тора -4, а следовательно, и на входе блока 1 памяти установится единичное значение, так как при этом на входах
1275441 4
В и Р сумматора 4 присутствует значение логического нуля.
В блоке 1 памяти выбирается первая линейка, содержимое которой поступает на информационный вход регистра 2 микрокоманд, и по переднему фронту следующего синхросигнала -перепишется в него (в регистр 2) для выполнения. Так (по +1) выбирается следующая микрокоманда в блоке 1 памяти при выполнении неусловной микрокоманды и значении выхода 22 регистра 2 микрокоманд, равном логическому нулю.
При значении выхода 22 регистра 2 микрокоманд, равном логической единице, значение выхода 2 элемента ИЛИ 19 равно логической единице (при наличии синхросигнала на входе 13 устройства).
<
При этом значение выхода сумматора 4 равно единице, так как на входе Р его присутствует сигнал логической единицы, увеличивающий предшествующее выходное значение сумматора 4 (нулевое) на единицу. По данному выходному состоянию (единица) сумматора 4 в блоке 1 памяти выбирается первая линейка, содержимое которой с выхода 30 блока 1 памяти поступает на второй информационный вход коммутатора Ί. А так как значение выхода элемента ИДИ 19, соединенного с управляющим входом коммутатора 7, равно логической единице, выходное состояние блока 1 памяти (содержимое первой линейки блока 1) через коммутатор 7 поступает на информационный вход регистра 6 адреса и по переднему фронту синг хросигнала по входу 9 устройства перепишется в регистр 6 адреса и поступит на группу входов А сумматора 4.
Данное входное состояние сумматора 4, после окончания синхросигнала на вход 13, проходит без изменения на его выход, и следовательно, на вход блока 1 памяти.
По данному выходному состоянию сумматора 4 (содержимое первой линейки блока 1 памяти), представляющему собой адрес операционной части следующей микрокоманды, в блоке 1 памяти выбирается соответствующая линей-; ка, содержимое которой (операционная часть следующей микрокоманды) поступает на информационный вход регистра 2 микрокоманд и по переднему фронту
1275 следующего синхросигнала перепишется в него для выполнения.
Так осуществляется выбор следующей микрокоманды при выполнении неусловной микрокоманды и наличии сигна- 5 ла логической единицы на выходе 22 регистра 2 микрокоманд.
Следовательно, задавая конкретное значение выхода 22 регистра 2 микрокоманд, выбираем (по своему усмотрению) один из двух возможных в ДАННОМ случае (при выполнении неусловной микрокоманды) путей формирования адреса следующей микрокоманды микропрограммы. .
Рассмотрим работу предлагаемого устройства для случая, когда микрокоманда, поступившая с нулевой линей- . ки блока памяти в регистр 2 микрокоманд для исполнения, является услов-ί 2® ной, т.е. значение выхода 20 регистра 2 микрокоманд равно логической единице .
В этом случае в устройстве возможны восемь состояний в зависимости от конкретных значений выходов 21 и 22 регистра 2 микрокоманд, выхода мультиплексора 3 условий и их соотношений.
Рассмотрим эти возможные состоя- 30 ния, считая в каждом состоянии, что выполняемая микрокоманда является первой микрокомандой микропрограммы и считана она с нулевой линейки блока 1 памяти по. нулевому (исходному) 35 выходному состоянию сумматора 4.
В первом состоянии значение выходов 20 и 21 регистра 2 микрокоманд логическая единица, значение выхода 22 регистра 2 микрокоманд - логический нуль, а значение выхода мультиплексора 3 условий - логическая единица, т.е. выполняемая микрокоманда условная и условие выполняется).
Тогда на выходе элемента 14 равно-45 значности присутствует сигнал логи- . ческого нуля (при равнозначных - ло-. гическая единица - входах его), который поступает на один из входов .элемента И 16 непосредственно, а на 50 один из входов элемента И 17 - через элемент НЕ 15, т.е. инвертированный.
С выхода 20 регистра 2 микрокоманд сигнал логической единицы поступает на вторые входы элементов И 16 55 и 17. Сигнал логического нуля с выхода 22 регистра 2 микрокоманд поступает на один из входов элемента И 18.
441 6
И при поступлении синхросигнала по входу 13 устройства на третьи входы элементов И 16 и 17 и на второй вход элемента И 18, на выходе элемента И 16 подтвердится сигнал логического нуля, так как на его входе, соединенном с выходом элемента 14, присутствует сигнал логического нуля, а на выходе элемента И 17 - сигнал логической единицы, так как на всех его входах присутствуют сигналы логической единицы. На выходе элемента И 18 подтвердится состояние логического нуля. Сигнал логической единицы с выхода элемента И 17 через элемент ИЛИ 19 поступает на выход элемента ИЛИ 19, соединенный с управляющим входом коммутатора 7. В результате выход последнего переключается на свой второй информационный вход, соединенный с выходом блока 1 памяти.
Одновременно с поступлением синхросигнала по входу 13 устройства на входе Р параллельной записи сумматора 4 выходное состояние последнего (равное нулю) увеличивается на единицу, т.е. становится равным 1 (так как на младшем разряде группы входов В сумматора при этом сигнал логического нуля с выхода элемента И 16).
По данному (единица) выходному состоянию сумматора 4, поступающему на вход блока 1 памяти, в последнем выбирается первая линейка, содержимое которой через второй информационный вход коммутатора 7 поступает на его выход (так как на его управляющем входе сигнал логической единицы), и следовательно, на информационный вход регистра 6 адреса. По переднему фронту синхросигнала, поступающего по входу 9 устройства на вход параллельной записи регистра 6 ядрегя ? данное содержимое первой линейки блока 1 памяти перепишется в регистр 6 и поступит на группу входов А сумматора 4.
На выходе последнего и, следовательно, на входе блока 1 памяти установится состояние, равное значению выхода регистра 6 адреса (содержимое 1-й линейки блока 1 памяти) плюс 1 (так как значение входа Р переноса сумматора 4 при наличии синхросигнала на входе 13 - логическая единица) .
Со снятием синхросигнала по входу 13 на входе Р сумматора 4 установит-.
1 275-ί ся сигнал логического нуля и состояние выхода сумматора 4 станет равным состоянию входов группы А его, т.е. состоянию выхода регистра 6 адреса (содержимое первой линейки блока 1), $ которое и является адресом следующей ;микрокоманды микропрограммы. По нему в блоке 1 выбирается соответствующая линейка, содержимое которой по переднему фронту синхросигнала перепишется ,θ в регистр 2 микрокоманд для выполз .
нения.
Следовательно, адрес следующей микрокоманды микропрограммы в данном состоянии устройства должен быть ра- 55 вен адресу выбираемой микрокоманды.
Во втором состоянии значение выхода *20 регистра 2 микрокоманд - логическая единица, значение выходов 21 и 22 регистра 2 микрокоманд и з‘на- 20 чение выхода мультиплексора 3 условий - логический нуль, т.е. выполняемая микрокоманда условная и условие не выполняется.
Значение выхода элемента 14 равно-25 значности - логический нуль (так как на обоих его входах присутствуют равнозначные сигналы логического нуля) . В результате на первом входе элемента И 16 - сигнал логического нуля, а на первом входе элемента И · ,17 - сигнал логической единицы.
Сигнал логической единицы с выхода 20 регистра 2 микрокоманд поступает на вторые входы элементов И 16 и 17, а сигнал логического нуля с выхода 22 регистра 2 микрокоманд - на первый вход элемента И 18.
Поэтому с поступление^ синхросигнала по входу 13 на третьи входы элементов И 16 и 17 и на второй вход элемента И 18 на выходах элементов И 16 и 18 подтвердится сигнал логического нуля, а на выходе элемента И 17 - сигнал логической единицы.
Далее работа аналогична, описанной в первом состоянии.
В третьем состоянии значение выходов 20 и 21 регистра 2 микроко- , манд - логическая единица, значение 5Q выхода 22 регистра 2 микрокоманд и выхода мультиплексора 3 условий логический нуль.
Значение выхода элемента 14 равнозначности равно в этом случае 55 (при неравнозначных входах) логической единице, следовательно, на первом входе элемента И 16 присутствует сиг нал логической единицы, а на первом входе элемента И 17 - сигнал логического нуля.
На вторых входах элементов И 16 и 17 присутствует сигнал логической единицы с выхода 20 регистра 2 микрокоманд, на первом входе элемента И 18 - сигнал логического нуля с выхода 22 регистра 2 микрокоманд.
Поэтому с поступлением синхросигнала по входу 13 на входы элементов И 16 и 17 и на вход элемента И 18 на выходе элемента И 16 устанавливается сигнал логической единицы, а на выходах элементов И 17 и 18 - сигнал логического нуля. Следовательно, на выходе элемента И 16 - сигнал логической единицы, а на выходе элемента , ИЛИ 19 - сигнал логического нуля, т.е. на управляющем входе коммутато-! ра 7 - сигнал логического нуля, подтверждающий подключение его выхода на. собственный первый информационный вход, соединенный с выходом сумматора 4.
При этом значение выхода сумматора 4 при наличии синхросигнала по входу 19 равно 2”, так как на младшем разряде группы входов В и входе Р сумматора присутствуют сигналы логической единицы, а исходное состояние сумматора 4 принято равным нулю.
Данное выходное состояние сумматора 4 поступает через коммутатор 7 (так как на его управляющем входе сигнал логического нуля) на информационный вход регистра 6 адреса, по переднему фронту синхросигнала на вход 13 перепишется в него и поступит на группу входов А сумматора 4, так как этот синхросигнал еще присутствует на его входах Р и В, то на выходе сумматора 4 установится значет ние, равное выходному состоянию регистра 6 адреса (2) плюс 2П, т.е. станет равно 4.
Со снятием синхросигнала по входу на входах В и Р сумматора установятся сигналы логического нуля и на выходе сумматора 4 установится значение, равное выходному состоянию регистра 6 адреса, т.е. 2”t являющееся адресом следующей микрокоманды в том : состоянии. По данному выходному состоянию сумматора 4 в блоке 1 памяти выбирается вторая линейка, содержимое которой (операционная часть следующей микрокоманды) поступает на информационный вход регистра 2 микрокоманд и по переднему фронту следующего синхросигнала (вход 8 устройства) переписывается в него для выполнения. Следовательно, в данном $ состоянии операционная часть следующей микрокоманды кодируется в линей,'ке блока 1 памяти с адресом, равным адресу выполняемой микрокоманды плюс ”2. 10
В четвертом состоянии значение выхода 20 регистра 2 микрокоманд - логический нуль, значение выхода мультиплексора 3 условий - логическая единица. 15
Значение выхода элемента 14 равнозначности в этом случае (неравнозначные входы) равно логической единице. Далее работа аналогична, описанной в третьем состоянии. 20
В пятом состоянии значение выходов
20-22 регистра 2 микрокоманд и выхода мультиплексора 3 условий - логическая единица. Так как значение выхода 22 регистра 2 микрокоманд равно логи-25 ческой единице, то адрес следующей микрокоманды будет формироваться путем считывания содержимого линейки блока 1 памяти в регистр 6 адреса через соответствующий вход коммута- зо тора 7.
Значение выхода 21 регистра 2 микрокоманд и выхода мультиплексора 3 условий равнозначны и равны логической единице. 35
Отсюда выход элемента равнозначности равен логическому нулю, который поступит на первый вход элемента И 16, а через элемент НЕ 15 уже как сигнал логической единицы поступит . на вход элемента И 17.
Поэтому при поступлении синхросигнала на вход 13 устройства на выходе элемента И 16 подтвердится значение логического нуля, а на выходах эле- 45 ментов И 17 и 18 установится значегние логической единицы.
Таким образом, через элемент ИЛИ 19 коммутатор 7 пропустит через себя содержимое выхода линейки блока 1 па~50 мяти.
На выходе сумматора 4 с поступлел· нием синхросигнала по входу 13 сформируется значение, равное единице. Таким образом в регистр 6 адреса с 55 поступлением переднего фронта синхросигнала по входу 9 устройства перепишется Содержимое первой линейки блока 1 памяти, которое является адресом следующей-микрокоманды (ее операционной части).
В шестом состоянии значение выхо' дов 20 и 22 регистра 2 микрокоманд логическая единица, значение выхода 21 регистра 2 микрокоманд и выхода мультиплексора 3 условий - логический нуль. Работа устройства в этом состоянии аналогична описанной в пятом состоянии.
Формирование адреса следующей микрокоманды в пятом и шестом состояниях устройства аналогично тому, как это осуществляется в известном устройстве, хотя и присутствует новый признак - признак безусловного перехода (выход 22 регистра 2 микрокоманд, равный логической единице).
В седьмом состоянии значение выходов 20-22 регистра 2 микрокоманд логическая единица, значение выхода мультиплексора 3 условий - логический нуль.
При поступлении синхросигнала (вход 13 устройства) на выходах элементов И 16 и 18 установится логическая единица, на выходе элемента И 17 подтвердится значение логического нуля. В результате этого на выходе сумматора 4 сформируется значение, равное 2. В блоке 1 памяти будет выбрана соответственно вторая линейка, содержимое которой через соответствующий вход коммутатора (на управляющем входе коммутатора 7 значение логической единицы с выхода И 18 и ИЛИ 19) поступит на информационный вход регистра 6 адреса и передним фронтом синхросигнала по выходу 9 устройства перепишется в регистр 6 адреса.
С уходом синхросигнала по входу 13 на выходе сумматора 4 установится адрес следующей микрокоманды, который был считан с второй линейки блока 1 памяти.·
В восьмом состоянии значение выходов 20 и 22 регистра 2 микрокоманд и значение выхода мультиплексора 3 условий - логическая единица, а значение выхода 21 регистра 2 микрокоманд - логический нуль.
Работа устройства в этом состоянии аналогична работе его в седьмом состоянии.
И 12
Claims (2)
- Изобретение относитс к микропрог раммному управлению и наиболее эффективно может быть использовано в вычислительной технике, например в ЭВМ, при построении управл ющих систем , а также самосто тельных микропрограммных автоматов. Цель изобретени повышение быстродействи . На фиг.1 представлена функциональ на схема устройства; на фиг.2 - вре менные диаграммы, иллюстрирующие работу устройства; на фиг.З - пример заданной последовательности микрокоманд , реализуемой устройством. Устройство (фиг.1) содержит блок 1 пам ти микрокоманд, регистр 2 микрокоманд , мультиплексор 3 логических условий, сумматор А, блок 5 анализа условий перехода, регистр 6 адреса, коммутатор 7 адреса, первый 8 и второй 9 входы синхронизации, вход 10 начального пуска, группу 11 входов логических условий, выход 12, третий вход 13 синхронизации. Блок 5 анализа условий перехода содержит элемент 14 равнозначности, элемент НЕ 15, третий 16, первый 17 и второй 18 элементы И и элемент ИЛИ 19. Кроме того, обозначены выход 20 признака типа микрокоманды регистра 2, второй выход 21 признака типа перехода регистра 2, первый выход 22 признака типа перехода регистра 2. Микропрограммное устройство управ лени работает следующим образом. При поступлении сигнала начального запуска по входу 10 устройства, соединенному с входом установки в ноль регистра 6 адреса, последний устанавливаетс в исходное нулевое состо ние. Это же нулевое состо ние устанавливаетс на выходе сумматора 4, так как на его входах В и Р присутствуют в данный момент сигналы логического нул . По вьпсодному нулевому состо нию сумматора 4 в блоке 1 пам ти выбираетс соответственно нулева линейка. При сн тии сигнала начального запуска с входа. 10 устройства, устройство синхронизации (не показано) начинает вырабатываать тактовые импуль сы (при сигнале на входе 10 вырабаты ваютс только тактовые сигналы). Передним фронтом первого тактового сигнала С1, йоступающего на вход параллельной записи регистра 2 микрокоманд по входу 8 устройства, перва микрокоманда микропрограммы (содержимое нулевой линейки блока 1 пам ти ) , поступивша с выхода блока 1 пам ти на информационный вход регистра 2 микрокоманд, перепишетс в последний и поступит на выход 12 устройства дл выполнени (это происходит еще при наличии сигнала на входе устройства). Дальнейша работа устройства определ етс тем, что представл ет собой поступивша в регистр 2 микрокоманд перва микрокоманда: вл етс она условной или неусловной; выполн етс или не вьтолн етс условие; каково значение типа признака перехода, заложенного в данной микрокоманде и поступающего с соответствукщего выхода 21 регистра 2 микрокоманд на один из входов элемента 14, а также каково значение заложенного в данной микрокоманде и поступающего с выхода 22 регистра 2 микрокоманд на соответствующий вход элемента 18. Рассмотрим работу устройства дл случа , когда микрокоманда (в нашем случае перва ), записанна в регистр 2 микрокоманд, с нулевой линейки блока пам ти неусловна . Тогда значение выходного регистра 2 микрокоманд равно логическому нулю, значение выхода 21 регистра микрокоманд и выхода мультиплексора 3 условий безразлично , а значение вЫхода 22 регистра 2 микрокоманд может иметь значение логического нул или логической единицы . Значение выходов элементов И 16 и 17 блока 5 при поступлении синхросигнала по входу 13 устройства равно логическому нулю, так как сигнал логического нул с выхода 20 регистра 2 микрокоманд (так как выполн ема микрокоманда неусловна ) поступает на вторые входы элементов И 16 и 17. Поэтому с поступлением сигнала логической единицы по входу 13 на третьи входы элементов И 16 и 17 на выходах последних подтверждаютс сигналы логического нул . Следовательно, значение выхода элемента И 16 при выполнении неусловой микрокоманды всегда равно логическому нулю, а значение выхода эле3 мента ИЛИ 19 определ етс значением выхода только элемента И 18. Значение же выхода элемента И 18 определ етс конкретным значением выхода 22 регистра 2 микрокоманд, поступающим на один нз Еходов элемента И 1В, та как значение второго входа элемента И 18 при наличии синхросигнала, пос тупающего по входу 13 устройства, равно логической единице. В результате значение выхода эле мента ИЛИ 19 равно логической едини нице (при наличии синхросигнала на входе 13 устройства) при значении выхода 22 регистра 2 микрокоманд, равном логической единице, и соотве ственно, значение выхода элемента ИЛИ 19 равно логическому нулю при значении выхода 22 регистра 2 микро команд, равном логическому нулю, и путь формировани адреса следующей микрокоманды в случае выполнени неусловной микрокоманды определ етс именно значением выхода элемента ИЛИ 19, т.е. значением выхода 22 регистра 2 микрокоманд. С поступлением синхросигнала (ло гическа единица) по входу 13 устройства , соединенному со входом Р переноса сумматора 4, выходное соето ние последнего (было нулевое) увеличиваетс на единицу и поступает на вход блока 1 пам ти и на первый информационный вход коммутатора 7. Если значение выхода 2 элемента ИЛИ 19 равно логическому нулю, то данное выходное состо ние сумматора 4 (равное 1) через коммутатор 7 (по его входу 1) поступает на инфор мационный вход регистра 6 адреса и по переднему фронту синхросигнала по входу 9 перепишетс в него и пос тупит на группу входов А сумматора 4. На выходе сумматора 4 (и, следовательно , на входе блока 1 пам ти) установитс (до момента окончани синхросигнала по входу 13) значение так как на выходе Р переноса сумматора 4 также присутствует сигнал логической единицы (синхросигнал с входа 13 устройства). С окончанием синхросигнала по входу 13 (фиг.4) на входе Р сумматрра 4, а следовательно, и на входе блока 1 пам ти установитс единично значение, так как при этом на входа 4414 В и Р сумматора 4 присутствует значение логического нул . Б блоке 1 пам ти выбираетс перва линейка, содержимое которой поступает на информационный вход регистра 2 микрокоманд, и по переднему фронту следующего синхросигнала перепишетс в него (в регистр 2) дл вы полнени . Так (по +1) выбираетс следующа микрокоманда в блоке 1 пам ти при выполнении неусловной микрокоманды и значении выхода 22 регистра 2 микрокоманд, равном логическому -нулю. При значении выхода 22 регистра 2 микрокоманд, равном логической единице, значение выхода 2 элемента ИЛИ 19 равно логической единице (при наличии синхросигнала на входе 13 устройства). При этом значение выхода сумматора 4 равно единице, так как на входе Р его присутствует сигнал логической единицы, увеличивающий предществующее выходное значение сумматора 4 (нулевое) на единицу. По данному вы-ходному состо нию (единица) сумматора 4 в блоке 1 пам ти выбираетс перва линейка, содержимое которой с выхода блока 1 пам ти поступает на второй информационный вход коммутатора 7. А так как значение выхода элемента ИДИ 19, соединенного с управл ющим входом коммутатора 7, равно логической единице, выходное состо ние блока 1 пам ти (содержимое первой линейки блока 1) через коммутатор 7 поступает на информационный вход регистра 6 адреса и по переднему фронту хросигнала по входу 9 устройства перепишетс в регистр 6 адреса и поступит на группу входов А сумматора 4. Данное входное состо ние сумматог ра 4, после окончани синхросигнала на вход 13, проходит без изменени на его выход, и следовательно, на вход блока 1 пам ти. По данному выходному состо нию умматора 4 (содержимое первой линейи блока 1 пам ти), представл ющему обой адрес операционной части слеующей микрокоманды, в блоке 1 пам и выбираетс соответствующа линей-; а, содержимое которой (операционна асть следукнцей микрокоманды) постуает на информационный вход регистра микрокоманд и по переднему фронту следующего синхросигнала перепишетс в него дл выполнени . Так осуществл етс выбор следующей микрокоманды при выполнении неус ловной микрокоманды и наличии сигнала логической единицы на выходе 22 регистра 2 микрокоманд. Следовательно, задава конкретное значение выхода 22 регистра 2 микрокоманд , выбираем (по своему усмотрению ) один из двух возможных в дйнном случае (при выполнении неусловной микрокоманды) путей формировани ад ,реса следующей микрокоманды микропрограммы . Рассмотрим работу предлагаемого устройства дл случа , когда микрокоманда , поступивша с нулевой линей ки блока пам ти в регистр 2 микрокоманд дл исполнени , вл етс услов ной, т.е. значение выхода 20 регистр 2 микрокоманд равно логической единице . В этом случае в устройстве возмож ны восемь состо ний в зависимости от конкретных значений выходов 21 и 22 регистра 2 микрокоманд, выхода мультиплексора 3 условий и их соотношений . Рассмотрим эти возможнью состо ни , счита в каждом состо нии, что выполн ема микрокоманда вл етс первой микрокомандой микропрограммы и считана она с нулевой линейки блока 1 пам ти по. нулевому (исходному) выходному состо нию сумматора 4. В первом состо нии значение выходов 20 и 21 регистра 2 микрокоманд логическ& единица, значение выхода 22 регистра 2 микрокоманд - логический нуль, а значение выхода мультиплексора 3 условий - логическа единица , т.е. выполн ема микрокоманда условна и условие выполн етс ). Тогда на выходе элемента 14 равно значности присутствует сигнал логическоЕО нул (при равнозначных - логическа единица - входах его), который поступает на один из входов .элемента И 16 непосредственно, а на один из входов элемента И 17 - через элемент НЕ 15, т.е. инвертированный. С выхода 20 регистра 2 микроко-Манд сигнал логической единицы посту пает на вторые входы элементов И 16 и 17. СиП1ал логического нул с выхо да 22 регистра 2 микрокоманд поступа ет на один из входов элемента И 18. И при поступлении синхросигнала по входу 13 устройства на третьи входы элементов И 16 и 17 и на второй вход элемента И 18, на выходе элемента И 16 подтвердитс сигнал логического нул , так как на его входе, соединенном с выходом элемента 14, присутствует сигнал логического нул , а на выходе элемента И 17 - сигнал логической единицы, так как на всех его входах присутствуют сигналы логической единицы. На выходе элемента И 18 подтвердитс состо ние логического нул . Сигнал логической единицы с выхода элемента И 17 через элемент ИЛИ 19 поступает на выход элемента ИЛИ 19, соединенный с управл ющим входном коммутатора 7. В результате выход последнего переключаетс на свой второй информационный вход, соединенный с выходом блока 1 пам ти. Одновременно с поступлением синхросигнала по входу 13 устройства на входе Р параллельной записи сумматора 4 выходное состо ние последнего (равное нулю) увеличиваетс на единицу , т.е. становитс равным 1 (так как на младшем разр де группы входов В сумматора при этом сигнал логического нул с выхода элемента И 16), По данному (единица) выходному состо нию сумматора 4, поступающему на вход блока 1 пам ти, в последнем выбираетс перва линейка, содержимое которой через второй информационный вход коммутатора 7 поступает на его выход (так как на его управл ющем входе сигнал логической единицы), и следовательно, на информационный вход регистра 6 адреса. По переднему фронту синхросигнала, поступающего по входу 9 устройства на вход параллельной записи регистра 6 адреса, данное содержимое первой линейки блока 1 пам ти перепишетс в регистр 6 и поступит на группу входов А сумматора 4. На выходе последнего и, следовательно , на входе блока 1 пам ти уста-новитс состо ние, равное значению выхода регистра 6 адреса (содержимое 1-й линейки блока 1 пам ти) плюс 1 (так как значение входа Р переноса сумматора 4 при наличии синхросигнала на входе 13 - логическа единица ) . Со сн тием синхросигнала по входу 13 на входе Р сумматора 4 установит-. с сигнал логического нул и состо ние выхода сумматора 4 станет равным состо нию входов группы А его, т.е. состо нию выхода регистра 6 адреса (содержимое первой линейки блока 1) которое и вл етс адресом следующей ;микрокоманды микропрограммы. По нему в блоке 1 выбираетс соответствующа линейка, содержимое которой по перед нему фронту синхросигнала перепишет в регистр 2 микрокоманд дл выпол; , нени . Следовательно, адрес следующей микрокоманды микропрограммы в данном состо нии устройства должен быть равен адресу выбираемой микрокоманды. Во втором состо нии значение выхода 20 регистра 2 микрокоманд - логическа единица, значение выходов 21 и 22 регистра 2 микрокоманд и зна чение выхода мультиплексора 3 условий - логический нуль, т.е. выполн е ма микрокоманда условна и условие не выполн етс . Значение выхода элемента 14 равно значности - логический нуль (так как на обоих его входах присутствуют равнозначные сигналы логического нул ) . В результате на первом входе элемента И 16 - сигнал логического нул , а на первом входе элемента И .17 - сигнал логической единицы. . Сигнал логической единицы с выхода 20 регистра 2 микрокоманд поступа ет на вторые входы элементов И 16 и 17, а сигнал логического нул с вы-. хода 22 регистра 2 микрокоманд - на первый вход элемента И 18. Поэтому с поступление синхросиг нала по входу 13 на третьи входы эле ментов И1би17ина второй вход элемента И 18 на выходах элементов И 16 и 18 подтвердитс сигнал логического нул , а на выходе элемента И 17 - сигнал логической единицы. Далее работа аналогична, описанной в первом состо нии. В третьем состо нии значение выходов 20 и 21 регистра 2 микроко- , манд - логическа единица, значение выхода 22 регистра 2 микрокоманд и выхода мультиплексора 3 условий логический нуль. Значение выхода элемента 14 равнозначности равно в этом случае (при неравнозначных входах) логической единице, следовательно, на перво входе элемента И 16 присутствует сиг нал логической единицы, а на первом входе элемента И 17 - сигнал логического нул . На вторых входах элементов И 16 и 17 присутствует сигнал логической единицы с выхода 20 регистра 2 микрокоманд , ка первом входе элемента И 18 - сигнал логического нул с выхода 22 регистра 2 микрокоманд. Поэтому с поступлением синхросигнала по входу 13 на входы элементов И 16 и 17 и на вход элемента И 18 на выходе элемента И 16 устанавливаетс сигнал логической единицы, а на выходах элементов И 17 и 18 - сигнал логического нул . Следовательно, на выходе элемента И 16 - сигнал логической единицы, а на выходе элемента ИЛИ 19 - сигнал логического нул , т.е. на управл ющем входе комм татора 7 - сигнал логического нул , подтверждающий подключение его выхода на, собственный первый информационный вход, соединенный с выходом сумматора 4. При этом значение выхода сумматора 4 при наличии синхросигнала по входу 19 равно 2, так как на младшем разр де группы входов В и входе Р сумматора присутствуют сигналы логической единицы, а исходное состо ние сумматора 4 прин то равным нулю. Данное выходное состо ние сумматора 4 поступает через коммутатор 7 (так как на его управл ющем входе сигнал логического нул ) на информационный вход регистра 6 адреса, по переднему фронту синхросигнала на вход 13 перепишетс в него и поступит на группу входов А сумматора 4, так как этот синхросигнал еще присутствует на его входах Р и В, то на выходе сумматора 4 установитс значе:г ние, равное выходному состо нию т f гистра 6 адреса (2) , I.e. станет равно 4. Со сн тием синхросигнала по входу на входах В и Р сумматора установ тс сигналы логического нул и на выходе сумматора 4 установитс значение, равное выходному состо нию регистра 6 адреса, т.е. 2, вл ющеес адресом следующей микрокоманды в том : состо нии. По данному выходному состо нию сумматора 4 в блоке 1 пам ти выбираетс втора линейка, содержиое которой (операционна часть слеующей микрокоманды) поступает на информационный вход регистра 2 микро команд и по переднему фронту следующего синхросигнала (вход 8 устройства ) переЬисываетс в него дл выполкени . Следовательно, в данном состо нии операционна часть следующей микрокоманды кодируетс в линей .ке блока 1 пам ти с адресом, равным адресу выполн емой микрокоманды плюс 2. В четвертом состо нии значение вы хода 20 регистра 2 микрокоманд - логический нуль, значение выхода мультиплексора 3 условий - логическа единица. Значение выхода элемента 14 равно значности в этом случае (неравнознач ные входы) равно логической единице. Далее работа аналогична, описанной в третьем состо нии. В п том состЪ нии значение выходо 20-22 регистра 2 микрокоманд и выход мультиплексора 3 условий - логическа единица. Так как значение выхода 22 .регистра 2 микрокЪманд равно логи ческой единице, то адрес следующей микрокоманды будет формироватьс путем считывани содержимого линейки блока 1 пам ти в регистр 6 адреса через соответствующий вход коммутатора 7. Значение выхода 21 регистра 2 мик рокоманд и выхода мультиплексора 3 условий равнозначны и равны логической единице. Отсюда выход элемента равнозначности равен логическому нулю, который поступит на первый вход элемента И 16, а через элемент НЕ 15 уже как сигнал логической единицы поступит / на вход элемента И 17. Поэтому при поступлении синхросиг , нала на вход 13 устройства на выходе элемента И 16 подтвердитс значение логического нул , а на выходах элементов И 17 и 18 установитс значе: ние логической единицы. Таким образом, через элемент ШШ 19 коммутатор 7 пропустит через себ содержимое выхода линейки блока 1 па На вькоде сумматора 4 с поступле : нием синхросигнала по входу 13 сформируетс значение, равное единице. Таким образом в регистр 6 адреса с поступлением переднего фронта синхро сигнала по входу 9 устройства перепишетс Содержимое первой линейки блока 1 пам ти, которое вл етс адресом следующей-микрокоманды (ее операционной части). В шестом состо нии значение выходов 20 и 22 регистра 2 микрокоманд логическа единица, значение выхода 21 регистра 2 микрокоманд и выхода мультиплексора 3 условий - логический нуль. Работа устройства в этом . состо нии аналогична описанной в п том состо нии. Формирование адреса следующей мик рокоманды в п том и шестом состо ни х устройства аналогично тому, как это осуществл етс в известном устройстве , хот и присутствует новый признак - признак безусловного перехода (выход 22 регистра 2 микрокоманд , равный логической единице). В седьмом состо нии значение выходов 20-22 регистра 2 микрокоманд логическа единица, значение выхода мультиплексора 3 условий - логический нуль. При поступлении синхросигнала (вход 13 устройства) на выходах элементов И 16 и 18 установитс логическа единица, на выходе элемента И 17 подтвердитс значение логического нул . В результате этого на выходе сумматора 4 сформируетс значение, равное
- 2. В блоке 1 пам ти будет выбрана соответственно втора линейка , содержимое которой через соответствующий вход коммутатора (на управл ющем входе коммутатора 7 значение логической единицы с выхода И 18 и ИЛИ 19) поступит на информационный вход регистра 6 адреса и передним фронтом синхросигнала по выходу 9 устройства перепишетс в регистр 6 адреса. С уходом синхросигнала по входу 13 на выходе сумматора 4 установитс адрес следующей микрокоманды, который был считан с второй линейки блока 1 пам ти. В восьмом состо нии значение выходов 20 и 22 регистра 2 микрокоманд и значение выхода мультиплексора 3 условий - логическа единица, а значение выхода 21 регистра 2 микрокоманд - логический нуль. Работа устройства в этом состойнии аналогична работе его в седьмом состо нии. Формула изобретени Микропрограммное устройство управ лени , содержащее блок пам ти микрокоманд , регистр микрокоманд, регистр адреса, сумматор, мультиплексор логических условий, причем группа выходов регистра адреса подключена к первой группе информационных входов сумматору, информационные входы стар ших разр дов второй группы которого подключены к шине нулевого потенциала устройства, выход сумматора соединен с адресным входом блока пам ти микрокоманд, выход пол микроопераций которого подключен к выходу устройства , выход пол проверки условий регистра микрокоманд соединен с управл ющим входом мультиплексора логи ческих условий, группа информационных входов которого подключена к группе входов логических условий уст ройства, первый, второй входы синхронизации устройства подключены соответственно к входам синхронизации регистра микрокоманд и регистра адре са, вход установки в ноль которого .соединен с входом начального пуска устройства , отличающеес тем, что, с целью повышени быстродействи , оно дополнительно содержит коммутатор адреса и блок анализа условий переходов, содержащий три эле .менуа И, элемент НЕ, элемент ИЛИ и 1 ГП44112 элемент равнозначности, причем информационный вход регистра адреса соединен с выходом коммутатора адреса, первый и второй информационные входы которого соединены соответственно с выходами блока пам ти микрокоманд и сумматора, управл ющий вход коммутатора соединен с выходом элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами первого и второго элементов И, пер-; вые входы которых соединены с первым входом третьего элемента И, с входом переноса сумматора и подключены к третьему входу синхронизации устрой информационный вход младшего разр да второй группы сумматора сое выходом третьего элемента И, р которого соединен с выходом признака типа микрокоманды ре микрокоманд, первый выход признака типа перехода которого соед первым входом элемента равнозначности , второй вход которого соединен с выходом мультиплексора логических условий, второй выход признака типа перехода регистра микрокоманд соединен с вторым входом второго элемента И, выход элемента равнозначноез и соединен с третьим входом третьего элемента И и через элемент НЕ соединен с третьим входом первого элемента И. 5Ш1Г1ЯГ1ЛШ1ЛЛЛЛШШЛЯ 5:ArLJT JT Jl Jl JlJl Jl -JT-JIJI-JLJLJIJIJI п svji it/atfff I L
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843775284A SU1275441A1 (ru) | 1984-07-27 | 1984-07-27 | Микропрограммное устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843775284A SU1275441A1 (ru) | 1984-07-27 | 1984-07-27 | Микропрограммное устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1275441A1 true SU1275441A1 (ru) | 1986-12-07 |
Family
ID=21132548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843775284A SU1275441A1 (ru) | 1984-07-27 | 1984-07-27 | Микропрограммное устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1275441A1 (ru) |
-
1984
- 1984-07-27 SU SU843775284A patent/SU1275441A1/ru active
Non-Patent Citations (1)
Title |
---|
Майоров С.А., Новиков Г.И. Принципы организации цифровых машин. Л.: Машиностроение, 1974, с. 216-218, 1рис. 6.9, 6.10. Авторское свидетельство СССР № 1159020, кл. G 06 F 9/22, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4943916A (en) | Information processing apparatus for a data flow computer | |
CA1121068A (en) | Microcontroller for disk files | |
SU1275441A1 (ru) | Микропрограммное устройство управлени | |
SU1170457A1 (ru) | Микропрограммное устройство управлени | |
SU1293729A1 (ru) | Микропрограммное устройство управлени | |
SU802963A1 (ru) | Микропрограммное устройство управле-Ни | |
SU1716528A1 (ru) | Вычислительное устройство с совмещением операций | |
SU1481712A1 (ru) | Асинхронное устройство дл программного управлени | |
SU1142833A1 (ru) | Микропрограммное устройство управлени | |
SU1179338A1 (ru) | Микропрограммное устройство управлени | |
SU1304022A1 (ru) | Микропрограммное устройство управлени | |
SU1501067A2 (ru) | Устройство дл контрол хода микропрограмм | |
SU1290340A1 (ru) | Микропроцессор | |
SU1267415A1 (ru) | Микропрограммное устройство управлени | |
SU1134937A1 (ru) | Микропрограммное устройство управлени | |
SU1429114A1 (ru) | Микропрограммное устройство управлени | |
SU1166109A2 (ru) | Микропрограммное управл ющее устройство | |
SU1159020A1 (ru) | Микропрограммное устройство управлени (его варианты) | |
SU1176346A1 (ru) | Устройство дл определени пересечени множеств | |
SU913379A1 (ru) | Устройство микропрограммного управления 1 | |
SU1045231A1 (ru) | Микропроцессор | |
SU881748A1 (ru) | Микропрограммное устройство управлени | |
SU1254487A1 (ru) | Устройство дл обнаружени конфликтов в процессоре | |
SU1273934A1 (ru) | Устройство дл контрол переходов | |
SU1517031A1 (ru) | Устройство сопр жени процессора и оперативной пам ти |