SU1104492A1 - Digital function generator - Google Patents
Digital function generator Download PDFInfo
- Publication number
- SU1104492A1 SU1104492A1 SU823500602A SU3500602A SU1104492A1 SU 1104492 A1 SU1104492 A1 SU 1104492A1 SU 823500602 A SU823500602 A SU 823500602A SU 3500602 A SU3500602 A SU 3500602A SU 1104492 A1 SU1104492 A1 SU 1104492A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- multiplexer
- controlled frequency
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий элемент И, реверсивный счетчик, управл емый делитель частоты и блок пам ти,адресный вход и первый выход которого соединены соответственно с импульсным выходом и управл ющим входом управл емого делител частоты, тактовый вход которого соединен с входом устройства , второй выход блока пам ти соединен с входом управлени реверсом реверсивного счетчика, выход которого соединен с выходом преобразовател , отличающийс тем, что, с целью повышени надежности работы за счет обеспечени возможности исключени прохождени ложных импульсов на вход реверсивного счетчика при переключении в узловых точках аппроксимации , в него введены элемент НЕ и блок мультиплексоров, причем выход i-ro мультиплексора блока соединен с первым информационным входом (i+1)го мультиплексора (,2,..,,Е-1, где С - количество мультиплексоров в блоке), т-е информационные входы каждого мультиплексора блока ( i, ,1,.. .eop.n-l, ,1,...,n-23 -1, n - количество информационных входов мультиплексора) § объединены и подключены к соответствующим разр ;;ам третьего выхода бло (Л ка пам ти, управл ющие входы мультиплексоров блока подключены к соответс ствующим выходам кода управл емого де1ител частоты, выход С-го мультиплексора блока соединен с первым входом элемента И, второй вход которого через элемент НЕ соединен с входом преобразовател , выход элемента И 4 4 соединен с счетным входом реверсивного счетчика. с;о юA DIGITAL FUNCTIONAL TRANSMITTER, containing the element I, a reversible counter, a controlled frequency divider and a memory unit, an address input and the first output of which are connected respectively to a pulse output and a control input of a controlled frequency splitter, the clock input of which is connected to the input of the device, the second output the memory unit is connected to the control input of the reverse of the reversible counter, the output of which is connected to the output of the converter, characterized in that, in order to increase the reliability of operation, and the possibility of eliminating the passage of spurious pulses to the input of the reversible counter when switching at the nodal points of the approximation, the element NOT and the multiplexer unit are entered, the output of the block i-ro is connected to the first information input of the (i + 1) multiplexer (, 2 ,. . ,, Е-1, where С is the number of multiplexers in a block), the th informational inputs of each multiplexer of the block (i,, 1, ..., eop.nl,, 1, ..., n-23 -1, n is the number of information inputs of the multiplexer) § combined and connected to the corresponding bit ;; am third output b Lo (memory memory, control inputs of the multiplexers of the block are connected to the corresponding outputs of the controlled frequency code code, the output of the C-th multiplexer of the block is connected to the first input of the AND element, the second input of which is through the element NOT connected to the converter input, the output of the AND element 4 4 is connected to the counting input of the reversible counter. s; o
Description
Изобретение относитс к автоматике и вычислительно технике и может быть использовано в специализированных цифровых вычислительных устройст вах, в которых по число-импульсному коду аргумента воспроизводитс задан на функциональна зависимость. Известен цифро-часто7кый кусочнолинейный функциональный преобразователь , содержащий счетчик аргумента, дешифратор номера линейного участка, блок пам ти, реверсивньй счетчикрегистр , регистр углового коэффициен та, устройство управлени и логическую схему, выполненную на элементах .-у W Г л И ИЛИ Г1 . Недостатком данного устройства вл етс сложность технической реали зации дешифратора номера линейных участков и счетчика аргумента, на выхддах которого формируютс потенциально-импульсными преобразовател ми неперекрывающиес во времени импульсные потоки, поступающие на соответствующие входы логической схемы а также низка надежность и точность воспроизведени функциональной зависимости в узловых точках аппроксимируемой функции, что требует прин ти специальных мер по коррекции воспроизводимой функциональной зависимости Наиболее близким по технической сущности к предлагаемому вл етс цифровой функциональный преобразователь , содержащий управл емый делитель частоты, вход которого вл етс входом функционального преобразовател , программный блок, перва группа выходов которого подключена к управл ющим входам управл емого делител частоты, .элементы И, входы которых подключены к соответствующим входам элемента ИЛИ, реверсивньй счетчик, выходы разр дов которого вл ютс выходами функционального преобразовател , а выход сигнала переполнени управл емого делител частоты подключен к управл ющему входу программного блока, втора группа выходов которого подключена к первым входам соответствующих элементов И, выход знака приращени программного блока - к управл ющему входу реверсивного счетчика, второй вход одного из элементов И подключен к входу функционального преобразовател , а вторые входы остальных элементов И - к соответствующим выходам управл емого делител частоты, выход элемента ИЛИ подключен к входу реверсивного счетчика Г2 J. Однако в известном функциональном преобразователе дл получени на выходе элемента ИЛИ числоимпульсного потока, соответствующего i-My участку аппроксимируемой функции, необходимо обеспечить разнесение во времени выходных импульсов управл емого делител частоты и импульсов тактовой частоты, поступающих на один из входов первого элемента И, которое достигаетс путем потенциально-импульсного преобразовани . Техническа реализаци потенциально-импульсных преобразователей на логических элементах с тцественно усложн ет устройство, а на RC-цеп х делает его ненадежным в работе, так как посто нна цепей имеет частотную и температурную зависимости, а также зависимость длительности выходных импульсов от. амплитуды и формы входных импульсов. Это не позвол ет использовать функциональный преобразователь в аппаратуре с входным частотно-зависимым импульсным потоком, напр жени питани и климатические услови которой измен ютс в сравнительно широких пределах. Цель изобретени - повышение надежности работы за счет обеспечени возможности исключени прохождени ложных импульсов на вход реверсивного счетчика при переключении в узловых точках аппроксимации. Поставленна цель достигаетс тем, что в цифровой функциональный преобразователь, содержаищй элемент И, реверсииньш счетчик, управл емый делитель частоты и блок пам ти , адресный вход и первый выход которого соединены соответственно с импульсным выходом и управл кщим входом управл емого делител частоты, тактовый вход которого соединен с входом устройства, второй выход блока пам ти соединен с входом управлени реверсом реверсивного счетчика, выход которого соединен с выходом преобразовател , дополнительно введены элемент НЕ и блок мультиплексоров, причем выход i-ro мультиплексора блока соединен с первый информационным входом (i+1)-ro мультиплексора (,2,... 5 К-1, где - количество мультиплексоров в блоке), т-е информационные входы каждого мультиплексора (т 1+2- +К-2- ,, 1,. ..Iog2 n-1.The invention relates to automation and computer technology and can be used in specialized digital computing devices, in which, according to the number-pulse code of the argument, is reproduced, the function is set to functional. There is a known digital-frequency-piecewise linear functional converter containing an argument counter, a linear portion number decoder, a memory block, a reversible register register, a slope register, a control unit, and a logic circuit executed on the elements. - W W L L AND G1. The disadvantage of this device is the complexity of the technical implementation of the decoder number of linear sections and the argument counter, the outputs of which are formed by potential-impulse converters non-overlapping impulse streams arriving at the corresponding inputs of the logic circuit as well as low reliability and accuracy of reproduction of the functional dependence in the nodal points approximated function, which requires special measures to correct reproducible functional dependence The closest in technical essence to the present invention is a digital functional converter containing a controlled frequency divider whose input is an input of a functional converter, a program block, the first group of outputs of which is connected to the control inputs of a controlled frequency divider, and elements whose inputs are connected to the corresponding inputs of the OR element, the reversible counter, the bit outputs of which are the outputs of the function converter, and the output of the control overflow signal frequency divider is connected to the control input of the program block, the second group of outputs of which is connected to the first inputs of the corresponding AND elements, the output of the increment sign of the program block is to the control input of the reversible counter, the second input of one of the AND elements is connected to the input of the functional converter, and the second the inputs of the remaining elements AND to the corresponding outputs of the controlled frequency divider, the output of the element OR is connected to the input of the reversible counter G2 J. However, in the known functional conversion In order for the cell to receive at the output of an OR element a pulsed stream corresponding to the i-My segment of the approximated function, it is necessary to ensure the separation in time of the output pulses of the controlled frequency divider and clock pulses arriving at one of the inputs of the first And element, which is achieved by potential-pulse conversion . The technical realization of potential impulse converters on logic elements essentially complicates the device, and on RC circuits makes it unreliable in operation, since the constant of the circuits has frequency and temperature dependencies, as well as the dependence of the duration of the output pulses on. amplitudes and forms of input pulses. This prevents the use of a functional converter in equipment with an input frequency-dependent impulse flow, the supply voltage and climatic conditions varying within relatively wide limits. The purpose of the invention is to increase the reliability of operation by making it possible to eliminate the passage of false pulses to the input of a reversible counter when switching at the nodal points of approximation. The goal is achieved by the fact that the digital functional converter contains the element I, a reversi counter, a controlled frequency divider and a memory unit, the address input and the first output of which are connected respectively to a pulse output and a control input of a controlled frequency divider, the clock input of which connected to the input of the device, the second output of the memory unit is connected to the control input of the reverse of the reversible counter, the output of which is connected to the output of the converter, the element HE and the block are additionally entered multiplexers, and the output of the i-ro multiplexer block is connected to the first information input (i + 1) -ro multiplexer (, 2, ... 5 K-1, where is the number of multiplexers in the block), the te informational inputs of each multiplexer ( t 1 + 2- + K-2- ,, 1, ... ..Iog2 n-1.
,1, ...1т2--1 ,п- количеств, 1, ... 1t2--1, p- quantities
информационных входов мультиплексора ) объединены и подключены к соответствующим разр дам третьего, выхода блока пам ти, управл ющие входы муль типлексоров блока подключены к соответствующим выходам кода управл емог делител частоты, выход -го мультиплексора блока соединен с первым входом элемента И, второй вход которого через элемент НЕ соединен с входом преобразовател , выход элемента И соединен с счетным входом реверсивного счетчика.multiplexer information inputs) are combined and connected to the corresponding bits of the third, memory block output, control inputs of the multiplexers of the block are connected to the corresponding code outputs of the controllable frequency divider, the output of the -th multiplexer of the block is connected to the element is NOT connected to the converter input, the output of the AND element is connected to the counting input of the reversible counter.
На чертеже изображена блок-схема преобразовател .The drawing shows a block diagram of the Converter.
Цифровой функциональный преобразователь содержит управл емый делитель 1 частоты, элемент НЕ 2, элемент И 3, блок 4 мультиплексора, блок 5 пам ти и реверсивный счетчик 6.The digital function converter contains a controlled frequency divider 1, a NOT 2 element, an AND 3 element, a multiplexer block 4, a memory block 5, and a reversible counter 6.
Блок 5 пам ти.представл ет собой в простейшем случае счетчик числа аппроксимируемых участков и посто нное запоминающее устройство, адресные входы которого подключены к выходам счетчика, а выходы - к информационным входам блока 4 и через стробируемые вентили к управл ющим входам управл емого делител 1 частоты .The memory block 5 represents, in the simplest case, a counter of the number of approximated areas and a permanent storage device whose address inputs are connected to the counter outputs, and the outputs to the information inputs of block 4 and through gated gates to the control inputs of the controlled frequency divider 1 .
Работа предлагаемого функционального преобразовател основана на принципах кусочно-линейной аппроксимации функции, дл которых входной переменной вл етс число-импульсный код. Временное положение границ линейных участков аппроксимации фиксируетс сигналом переполнени на выходе управл емого делител 1 частоты. При этом в момент обнулени (переполнени ) упра. ; емого делител 1 частоты на соответствующих выходах блока 5 пам ти по вл ютс двоичные коды, поступающие на информационные входы блока 4 мультиплексоров и управл ющие входы управл емого делител 1 частоты, дл отработки очередного участка аппроксимации . Если в момент обнулени (переполнени ) управл емого делител 1 частоты необходима коррекци зпачениий функции на (i+1)-M участке аппроксимации, то с блока 5 пам ти на информадионньй вход блока 4 мультиплексоров , подключаемый к выходу блока при нулевых комбинаци х на егоThe operation of the proposed functional converter is based on the principles of piecewise linear approximation of a function for which the input variable is a number-pulse code. The temporal position of the boundaries of the linear sections of the approximation is fixed by an overflow signal at the output of the controlled frequency divider 1. At the same time at the time of zeroing (overflow) control. ; Binary codes arriving at the information inputs of the multiplexer unit 4 and the control inputs of the controlled frequency divider 1 appear to work out the next approximation segment. If at the moment of zeroing (overflow) of the controlled frequency divider 1, correction of the function function on the (i + 1) -M approximation segment is necessary, then from memory block 5 to information input of block 4 multiplexers connected to the output block with zero combinations on it
управл ющих входах,подаетс уровень логической единицы.Величина приращени аргумента (число-импульсного кода) аппроксимируемой функции на i.-oM участке аппроксимации задаетс в виде пр мого или обратного кодов на управл ющих входах управл емого делител 1 частоты первым выходом блока 5 пам ти, а соответствующий ему число-импульсный поток приращени функции - двоичным кодом третьего выхода. При этом в зависимости от кода третьего выхода блока 5 пам ти и числа импульсов, поступивших на тактовый вход управл емого делител частоты, на выходе блока 4 по вл ютс уровни логической единицы и логического нул , соответствующие разрешенным и запрещенным интервалам времени , по которым осуществл етс стробирование входными инвертированными импульсами состо ний информационных входов блока 4.the control inputs are given the level of the logical unit. The increment value of the argument (number-pulse code) of the approximated function on the i.-oM segment of the approximation is specified as a forward or reverse code on the control inputs of the controlled divider 1 frequency by the first output of memory block 5 and the corresponding increment number-pulse stream of the function is the binary code of the third output. At the same time, depending on the code of the third output of memory block 5 and the number of pulses received at the clock input of the controlled frequency divider, at the output of block 4 there appear levels of a logical unit and a logical zero corresponding to the allowed and forbidden time intervals gating input inverted pulses of states of information inputs of block 4.
Инвертированные импульсы входного число-иМпульсного потока, совпадающи по времени с положительными уровн ми на выходе блока 4, проход т с выхода элемента НЕ 2, обеспечивающего помехоустойчивость функционального преобразовател при переключени х управл емого делител частоты и смене его управл ющих кодов в узловых точках аппроксимируемой функции, через элемент И 3 и подсчитываиотс реверсивным счетчиком 6, выходной код которого соответствует текущему значению аппроксимируемой функции, а знак приращени определ етс состо нием входа управлени направлением счета реверсивного счетчика 6, который подключен к второму выходу блока 5 пам ти.Inverted pulses of the input pulse number and pulse, coinciding in time with positive levels at the output of block 4, pass from the output of the HE element 2, which ensures the noise immunity of the function converter when switching the controlled frequency divider and changing its control codes at the nodal points of the approximated function , through the element And 3 and counted by the reversible counter 6, the output code of which corresponds to the current value of the approximated function, and the sign of the increment is determined by the input state Yes, controlling the counting direction of the reversing counter 6, which is connected to the second output of the memory block 5.
Предлагаемый функциональный преобразователь обладает повышенной надежностью по сравнению с известным, так как стробирование входных сигналов блока 4 мультиплексоров осуществл етс после переключени состо ний управл емого делител 1 частоты, что исключает прохождение на тактовый вход реверсивного счетчика 6 ложных импульсов в моменты времени, соответствующие изменению -кодов блока 5 пам ти в узловых точках аппроксимируемой функции. Кроме того, предлагаемый функциональный преобразовател значительно проще известного, так как не требует применени сложных JП потенциально-импульсных преобразователей на выходе управл емого делител 1 частоты дл получени неперекры вающихс во времени импульсных потоков , Предлагаемый функциональньпЧ преоб разователь характеризуетс возможностью простого наращива :и разр дности при повышенных требовани х к точностным характеристикам и сравнительно широким диапазоном рабочих частот, определ емым только быстродействием используемой элементной базы. Кроме того, функциональный преобразователь имеет на своем выходе (выход элемента ИЗ) частотнозависимый число-импульсный поток, длительность импульсов которого определ етс только скважностью импульсов входной частоты. Это позвол ет использовать функциональный преобразователь в устройствах с входным частотно-зависимым импульсным потоком , напр жение питани и климатические услови которых измен ютс в сравнительно широких пределах.The proposed functional converter possesses increased reliability in comparison with the known one, since the gating of the input signals of the multiplexer unit 4 is carried out after switching the states of the controlled frequency divider 1, which prevents the reversal counter 6 spurious pulses from passing to the clock input at the times corresponding to the change in the -codes block 5 of memory at the nodal points of an approximated function. In addition, the proposed functional converter is much simpler than the well-known one, since it does not require the use of complex JP potential-pulse converters at the output of a controlled frequency divider 1 to obtain non-overlapping pulsed flows. The proposed functional-frequency converter is characterized by the possibility of a simple increase: increased accuracy requirements and a relatively wide range of operating frequencies, determined only by the speed used by zuemoy components. In addition, the functional converter has at its output (output of the IZ element) a frequency-dependent number-pulse flow, the pulse duration of which is determined only by the duty cycle of the input frequency pulses. This allows the use of a functional converter in devices with an input frequency-dependent pulse flow, the supply voltage and climatic conditions varying within relatively wide limits.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823500602A SU1104492A1 (en) | 1982-10-15 | 1982-10-15 | Digital function generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823500602A SU1104492A1 (en) | 1982-10-15 | 1982-10-15 | Digital function generator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1104492A1 true SU1104492A1 (en) | 1984-07-23 |
Family
ID=21032165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823500602A SU1104492A1 (en) | 1982-10-15 | 1982-10-15 | Digital function generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1104492A1 (en) |
-
1982
- 1982-10-15 SU SU823500602A patent/SU1104492A1/en active
Non-Patent Citations (1)
Title |
---|
1. Смолов В.Б. Функциональные преобразователи информации. Л., . Энергоиздат, 1981, с. 61,рис. 3-5. 2. Авторское свидетельство СССР К 739509, кл. G 06 F 1/02, 1975 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3548342A (en) | Digitally controlled amplitude modulation circuit | |
SU1104492A1 (en) | Digital function generator | |
US4030092A (en) | Digital to analog converter using recirculating shift register | |
US4389637A (en) | Digital to analog converter | |
JPH0578104B2 (en) | ||
US4139840A (en) | Ladderless D/A converter | |
SU484564A1 (en) | Discrete pulse drive | |
SU1674121A1 (en) | Device for determining number sign presented in system of residual classes | |
SU1642580A1 (en) | Device to stabilize the generator output voltage | |
SU593317A1 (en) | Reversible shift register | |
SU540269A1 (en) | Digital integrator with control | |
SU1084749A1 (en) | Device for tolerance checking of pulse sequences | |
SU1272342A1 (en) | Device for calculating value of exponent of exponential function | |
SU1376083A1 (en) | Random event flow generator | |
SU1095366A1 (en) | Random pulse arrival generator | |
SU663096A1 (en) | Pulse duration selector | |
SU580648A1 (en) | Reversible pulse counter | |
SU1112564A2 (en) | Multithreshold logic element | |
SU750708A1 (en) | Digital infra-low frequency generator | |
SU635624A1 (en) | Counter with controllable recalculation coefficient | |
SU613504A1 (en) | Frequency divider with variable division factor | |
SU1231495A1 (en) | N-digit pulse distributor | |
SU1647903A2 (en) | Code-to-pulse repetition period converter | |
SU890558A1 (en) | Universal multivalue logic element of injection type (its versions) | |
SU951711A1 (en) | Pulse train frequency digital divider |