SU750708A1 - Digital infra-low frequency generator - Google Patents

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в устройствах автоматического управлени . Известен цифровой генератор инфранизкого напр жени , состо щий из генератора тактовых импульсов, триггера со счетным входом, первого коммутатора, реверсивного счетчика второго коммутатора, управл емого делител , переключател  пол рности дешифраторов и элемента ИЛИ l . Этот генератор сложен как по принципиальному устройству, так и п логике работы схемы. Известен также цифровой генератор инфранизкой частоты, который содержит генератор тактовых импульсов , подключенный ко входу счетчика , выход старшего разр да которого подключен к управл ющему входу пере ключател  пол рности, остальные пр мые выходы счетчика подключены к управл ющим входам первого управл емого делител  напр жени , пороговый вход которого подключен к источнику эталонного напр жени , второй управл емый делитель напр жени  пороговый вход которого соединен с выходом первого управл емого делител  напр жени , управл ющие выходы второго управл емого делител  напр жени  подключены к инверсным выходам счетчика, а выход - к основному входу переключател  пол рности , выход которого  вл етс  выходом генератора инфранизкой частоты . Этот генератор содержит два соединенные последовательно управл емых делител  напр жени , имеющих число точных электронных ключей и точных резистивных делителей равное числу разр51дов счетчика дл  каждого, причем требовани  к точности этих ключей и резистивных делителей повышаютс  в св зи с тем, что погрешность устройства удваиваетс  из-за последовательного соединени  управл емых делителей напр жени  2J , Цель изобретени  - упрощение конструкции. Это достигаетс  тем, что в цифровой генератор инфранизкой частоты, содержащий генератор тактовых импульсов , подключенный ко входу счетчика, выход старшего разр да которого подключен к управл ющему входу пережлючател  пол рности, введены суммагор , два фильтра нижних частот и перемножитель , выход которого соединен с ocHOBtiHM входом переключател  по- i л рности, а входы перемножител  соединены с выходами фильтров нижних частот, входы которых соединены с пр мым и инверсным выходами переноса сумматора, входы одного числа которого соединены с выходами одной половины счетчика, а входы другого числа сумматора соединены с выходами другой половины счетчика.The invention relates to digital computing and can be used in automatic control devices. A digital infra-low voltage generator is known, consisting of a clock pulse generator, a trigger with a counting input, a first switch, a reversible counter of the second switch, a controlled divider, a decoder polarity switch, and an OR element. This generator is complicated both in principle and in logic of the circuit operation. Also known is an infra-low-frequency digital generator, which contains a clock pulse generator connected to the counter input, the higher bit output of which is connected to the control input of the polarity switch, the remaining direct counter outputs are connected to the control inputs of the first controlled voltage divider, the threshold input of which is connected to the source of the reference voltage, the second controlled voltage divider whose threshold input is connected to the output of the first controlled voltage divider controlled The output outputs of the second controlled voltage divider are connected to the inverted outputs of the counter, and the output to the main input of the polarity switch, the output of which is the output of the infra-low frequency generator. This generator contains two connected in series controlled voltage dividers, having a number of exact electronic keys and exact resistive dividers equal to the number of counter bits for each, and the accuracy requirements of these keys and resistive dividers increase due to the doubling of the device The serial connection of controlled voltage dividers 2J. The purpose of the invention is to simplify the design. This is achieved by the fact that a digital low-frequency oscillator containing a clock pulse connected to the counter input, the output of the higher bit of which is connected to the control terminal of the polarity terminal, is entered a summ, two low-pass filters and a multiplier whose output is connected to the ocHOBtiHM the input of the polarity switch, and the inputs of the multiplier are connected to the outputs of the low-pass filters, the inputs of which are connected to the forward and inverse outputs of the transfer of the adder, the inputs of one number of which are connected with one half of the counter outputs and the inputs of the other adder connected to the outputs of the other half meter.

На чертеже представлена функциональна  схема устройства.The drawing shows the functional diagram of the device.

Оно имеет генератор 1 тактовых импульсов, счетчик 2, переключатель 3 пол рности, фильтры 4, 5 нижних частот , сумматор 6 и перемножитель 7,It has a generator of 1 clock pulses, a counter 2, a switch 3 polarity, filters 4, 5 low frequencies, an adder 6 and a multiplier 7,

Генератор работает следующим образом .The generator works as follows.

В процессе подсчета импульсов, поступающих от генератора 1 тактовых импульсов , на вход счетчика 2 двоичный код на выходах как первой, так и второй половины счетчика 2 возрастает линейно, причем частота циклов увеличени  кода на выходах первой половины счетчика 2 выше частоты повторени  циклов нарастани  кода на второй половине счетчика в число раз, равное коэффициенту пересчета второй половины счетчика. При посто нном коде на выходах второй половины счетчика 2 за врем  одного пол-, ного измене-ни  кода на .выходах первой половины счетчика 2 от нул  до . максимального значени  (все единицы) сформируетс  на выходах сумматора б сигнал, который равен нулю в течение интервала, пока код с выходов первой половины счетчика 2 не станет равен дополнению кода, поступающего на cy Iмaтop 6 со второй половины счетчика 2, и равен единице, когда код с выходов первой половины счетчика 2 становитс  равным или больше кода с выходов второй половины счетчика 2,In the process of counting pulses from the clock generator 1 to the input of counter 2, the binary code at the outputs of both the first and second half of counter 2 increases linearly, and the frequency of the code increase cycles at the outputs of the first half of counter 2 is higher than the repetition rate the second half of the counter in the number of times equal to the conversion factor of the second half of the counter. With a constant code at the outputs of the second half of counter 2 during one complete change of the code on the outputs of the first half of counter 2 from zero to. the maximum value (all units) is generated at the outputs of the adder b signal, which is zero during the interval until the code from the outputs of the first half of counter 2 reaches the complement of the code sent to cy Imatop 6 from the second half of counter 2, and is equal to one when the code from the outputs of the first half of counter 2 becomes equal to or greater than the code from the outputs of the second half of counter 2,

После одного полного изменени  кода в первой половине счетчика 2 код во второй половине счетчика 2 изменитс  (увеличитс ) на единицу, а сигнал на выходе сумматора б будет иметь интервал, в котором он равен нулю меньше, чем в предьщущем цикле нарастани  кода в первой половине счетчика 2, так как значение дополнени  коду на выходе второй половины счетчика 2 уменьшилось .на 1.After one complete code change in the first half of counter 2, the code in the second half of counter 2 will change (increase) by one, and the signal at the output of the adder b will have an interval in which it is equal to zero less than in the previous code slew cycle in the first half of the counter 2, since the value of the complement to the code at the output of the second half of counter 2 has decreased. To 1.

Таким образом, на пр мом выходе переноса сумматора 5 за врем  одного полного изменени  кода во второй половине счетчика 2 будет сформировано число импульсов, равное числу разр дов второй половины счетчика 2, причем длительность этих импульсов будет ли нейно уменьшатьс  от максимального значени , равного периоду одного полного изменени  кода на выходах второй половины счетчика 2, до нул .Thus, at the forward transfer output of the adder 5, during one complete code change in the second half of counter 2, a number of pulses will be formed equal to the number of bits of the second half of counter 2, and the duration of these pulses will be linearly reduced from the maximum value equal to the period of one completely changing the code at the outputs of the second half of counter 2, down to zero.

На инверсном выходе переноса сумматора б будут сформированы импульсы , длительность которых будет линейно нарастать от нул  до такого же максимального значени .At the inverse transfer output of adder b, pulses will be generated, the duration of which will linearly increase from zero to the same maximum value.

Другими словами на пр мом и инверсном выходах переноса сумматора б будут сформированы два широтноимпульсно-модулированных сигнала с линейным измерением коэффициента заполнени  импульсов с различным направлением изменени .In other words, two pulse width modulated signals with a linear measurement of the pulse filling factor with different directions of change will be formed at the forward and inverse transfer outputs of the adder b.

Эти сигналы поступают на фильтрыThese signals are sent to filters.

4и 5 нижних частот, в которых фильтруютс  составл ющие частот широтноимпульсных сигналов, близкие к частоте полных изменений кода в первой половине счетчика 2, а составл ющие частот широтно-импульсномодулированных сигналов, близкие4 and 5 low frequencies in which components of frequencies of pulse-width signals are filtered, close to the frequency of complete code changes in the first half of counter 2, and components of frequencies of pulse-width modulated signals, close

к частоте полных изменений кода во второй половине счетчика 2 изменений не претерпевают.to the frequency of complete code changes in the second half of the counter, 2 changes do not undergo.

Таким образом, в фильтрах 4 и 5 нижних частот происходит выделение пилообразных напр жений из широтноимпульсно-модулированных сигналов, формирующихс  на выходах переноса сумматора б. С выходов фильтров 4 иThus, in filters 4 and 5 of the lower frequencies, sawtooth voltages are separated from pulse-width modulated signals formed at the transfer outputs of the adder b. From the outputs of filters 4 and

5нижних частот оба пилообразных напр жени  с противоположными наклонами , но с равными длительностью и амплитудой, поступают на вход перемножител  7, на выходе которого формируютс  отрезки параболы, длительность которых равна периоду входных пилообразных напр жений, а амплитуда равна четверти входных пилообразных напр жений,The lower frequencies of both sawtooth voltages with opposite slopes, but with equal duration and amplitude, arrive at the input of the multiplier 7, at the output of which parabola segments are formed, the duration of which is equal to the period of the input sawtooth voltages, and the amplitude is equal to a quarter of the input saw voltage voltages,

С выхода перемножител  7 сигнал, представл ющий собой отрезки параболы одной пол рности, поступает на переключатель 3 пол рности, где каждый второй отрезок параболы мен ет свою пол рность , в результате чего на выхо ,де переключател  3 пол рности формируетс  сигнал, аппроксимирующий синусоиДУ .From the output of the multiplier 7, the signal representing a parabola of one polarity enters the polarity switch 3, where every second parabola segment changes its polarity, as a result of which a polarizing signal is formed at the output of the polarity switch 3 of the polarity.

Claims (1)

Формула изобретени  Цифровой генератор инфранизкой частоты , содержащий генератор тактовых импульсов, подключенный ко входу счетчика , выход старшего разр да которого подключен к управл ющему входу переключател  пол рности, о т л и 5 чающийс  тем, что, с целью упрощени  конструкции, в него введены сумматор, два фильтра нижних частот и перемножитель, выход которого соединен с основным входом переключател  пол рности, а входы перемножител  соединены с выходами фильтров нижних частот, входы которых соединены с пр мым и инверсным выходами переноса сумматора, входы одного числа ко торого соединены с выходами однойAn infra-low-frequency digital oscillator comprising a clock pulse generator connected to the counter input, the higher bit output of which is connected to the control input of a polarity switch, about 5 and 5, in order to simplify the design, an adder is entered into it , two low-pass filters and a multiplier, the output of which is connected to the main input of the polarity switch, and the inputs of the multiplier are connected to the outputs of the low-pass filters, the inputs of which are connected to the direct and inverse outputs adder transfer, one of the inputs to torogo connected to outputs audio 1ПОЛОВИЙЫ счетчика, а входы другого числа сумматора соединены с выходами другой половины счетчика.1 POLOVIYY of the counter, and entrances of other number of the adder are connected to exits of other half of the counter. Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination свидетельство СССР 03 К 3/80, 1976.certificate of the USSR 03 K 3/80, 1976. свидетельство СССР 03 К 1/00, 1973 USSR certificate 03 K 1/00, 1973