SU663096A1 - Pulse duration selector - Google Patents

Description

(54) СЕЛЕКТОР ИМПУЛЬСОВ ПО ДЛИТЕЛЬНОСТИ(54) SELECTOR OF PULSES OF DURATION

ный с входами разр дов цифрового преобразовател , каждый из которых содержит регистр сдвига, выходами поразр дно соединенный с входами блока логических элементов И, выход которого соединен с одним входом триггера, и выходной логический элемент ИЛИ, причем выходы выходных логических элементов ИЛИ всех разр дов цифрового преобразовател  подключены к входам -цифроаналогового преобразовател , в каждый разр д цифрового преобразовател  введен логический элемент «Запрет, один вход которого соединен с первым выходом триггера данного разр да, другой вход - с выходом регистра сдвига и другим входом триггера, а выход подключен к входу выходного логического элемента ИЛИ, а во все разр ды цифрового преобразовател , кроме первого, введены дополнительные логический элемент «Запрет и логический элемент ИЛИ. Причем входы дополнительного логического элемента «Запрет каждого разр да соединены с вторыми выходами триггеров всех предыдущих разр дов цифрового преобразовател , выход дополнительного логического элемента «Запрет через дополнительный логический элемент ИЛИ в каждом разр де соединен с вторым входом выходного логического элемента ИЛИ, второй вход каждого дополнительного логического элемента ИЛИ подключен к другому входу триггера данного разр да.with inputs of digits of the digital converter, each of which contains a shift register, outputs are bit-wise connected to the inputs of the block of logic elements AND, the output of which is connected to one trigger input, and output logic element OR, and the outputs of output logic elements OR of all bits of digital the converter is connected to the inputs of the digital-to-analog converter; in each digit of the digital converter a logical element “The interdiction is entered, one input of which is connected to the first trigger output of this time yes, another input - with the output of the shift register and another input of the flip-flop, and an output connected to an input of the OR gate output, and all the bits digital converter, except the first, introduced additional logic element "ban and an OR gate. Moreover, the inputs of the additional logic element "The prohibition of each bit are connected to the second outputs of the triggers of all previous bits of the digital converter, the output of the additional logic element" The prohibition through the additional logic element OR in each bit is connected to the second input of the output logic element OR, the second input of each additional logic element an OR gate is connected to another trigger input of this bit.

Структурна  электрическа  схема описываемого селектора приведена на чертеже.The structural electrical circuit of the selector described is shown in the drawing.

Селектор содержит амплитудный квантователь 1, цифровой преобразователь 2, первый разр д которого содержит регистр сдвига 3, блок 4 логических элементов И, триггер 5, логический элемент «Запрет 6 и логический элемент ИЛИ 7, а каждый последующий разр д - регистр сдвига 8, блок 9 логических элементов И, триггер 10, дополнительный логический элемент «Запрет 11, логический элемент ИЛИ 12, дополнительный логический элемент ИЛИ 13 и логический элемент «Запрет 14. Выходы логических элементов ИЛИ каждого разр да соединены с входами цифроаналогового преобразовател  15. Входной сигнал подан на вход 16, а выходной сигнал снимаетс  с выхода 17.The selector contains an amplitude quantizer 1, a digital converter 2, the first bit of which contains shift register 3, block 4 of AND goggles, trigger 5, logic element “Prohibit 6” and logic element OR 7, and each subsequent bit is a shift register 8, block 9 AND gates, trigger 10, additional logical element “Prohibition 11, logical element OR 12, additional logical element OR 13 and logical element“ Prohibition 14. The outputs of logical elements OR of each bit are connected to the inputs of the digital-analogue terminal the forming 15. The input signal fed to the input 16 and the output signal from the output 17 is removed.

Принцип работы селектора заключаетс  в следующем.The principle of operation of the selector is as follows.

На вход амплитудного квантовател  1 поступает информаци , котора  подвергаетс  квантованию по амплитуде на п разр дов в пределах определенного дискретного участка А t. С выхода амплитудного квантовател  в каждый разр д цифрового преобразовател  2 цифрова  информаци  поступает на соответствующий регистр сдвига 3,8 с последовательным вводом и параллельной выдачей числа.Information is input to the amplitude quantizer 1, which is subjected to amplitude quantization for n bits within a certain discrete area A t. From the output of the amplitude quantizer, in each bit of the digital converter 2, the digital information is fed to the corresponding shift register 3.8 with a series input and parallel output of a number.

Селекци  сигналов по длительности производитс  в каждом разр де цифрового преобразовател . Период тактовых импульсов регистра сдвига равен Д t, количество разр дов регистра К. - -f 1, где т - длительность ожидаемого полезного сигнала. Сигнал длительности т соответствует непрерывной записи и сдвигу логической «1 до К-1-го разр да сдвига. При наличии во всех К разр дах регистра сдвига логических «1 срабатывает соответствующий блокSelection of signals by duration is performed in each digit of the digital converter. The period of the clock pulses of the shift register is equal to D t, the number of bits of the register K. - –f 1, where t is the duration of the expected useful signal. The signal duration t corresponds to continuous recording and the shift of the logical "1 to K-1 th shift bit. If there is a shift register in all K bits, the corresponding block

4,9 логических элементов И и сигнал с его выхода устанавливает соответствующий триггер 5,10 в одно из устойчивых состо ний, при котором информаци  не проходит через соответствующий логический элемент «Запрет 6, 14. В другое устойчивое состо ние триггер устанавливаетс  первым логическим «О в старшем разр де регистра сдвига . Информаци  с выхода регистра сдвига через соответствующие логические элементы «Запрет 6, 11, 14 и логические элементы ИЛИ 7, 12 поступает на цифроаналоговый преобразователь 15. Запрет на прохождение сигнала данного разр да цифрового преобразовател  на цифроаналоговый преобразователь распростран етс  только в том4.9 logic gates And, and the signal from its output sets the corresponding trigger 5.10 to one of the stable states in which the information does not pass through the corresponding logical element Ban 6, 14. To another stable state the trigger is set by the first logical O in higher order de shift register. Information from the output of the shift register through the corresponding logic elements "Prohibition 6, 11, 14 and logical elements OR 7, 12 is fed to the digital-to-analog converter 15. The prohibition on passing the signal of this bit of the digital converter to the digital-to-analog converter extends only

случае, если во всех К разр дах регистра сдвига данного разр да цифрового преобразовател  и всех разр дах младще данного присутствуют логические «1. Если в одном из разр дов цифрового преобразовател  нет запрета (в соответствующем регистре сдвига присутствует логический «О), то запрет на прохождение сигнала на цифроаналоговый преобразователь снимаетс  со всех разр дов цифрового преобразовател  старще данного через соответствующий дополнительный логический элемент «Запрет 11, входы которого соединены с выходами триггеров всех разр дов цифрового преобразовани  младще данного.If in all K bits of the shift register of the given digit digitizer and all bits lower than the given one there are logical “1. If there is no prohibition in one of the digits of the digitizer (the logical shift register is present in the corresponding shift register), the ban on passing the signal to the digital-to-analog converter is removed from all digits of the digitizer above this through the corresponding additional lock element 11, whose inputs are connected with the outputs of the triggers of all bits of the digital conversion younger than this.

Описываемый селектор позвол ет получить непрерывность селекции, т. е. не требуетс  врем  дл  возвращени  элементов в исходное состо ние, повышаетс  достоверность работы устройства и его надежность.The described selector allows to obtain a continuity of selection, i.e., no time is required to return the elements to the initial state, the reliability of the device operation and its reliability are improved.

Claims (1)

Формула изобретени Invention Formula Селектор импульсов по длительности, содержащий амплитудный квантователь, выходы которого соединены с входами разр дов цифрового преобразовател , каждый из которых содержит регистр сдвига, выходы которого поразр дно соединены с входами блока логических элементов И, выход которого соединен с одним входом триггера, и выходной логический элемен; ИЛИ,причем выходы выходных логических элементов ИЛИ всех разр дов цифрового преобразовател  подключены к входам цифроаналогового преобразовател , отличающийс  тем, что, с целью повышени  достоверности и усA pulse selector with duration, containing an amplitude quantizer, the outputs of which are connected to the inputs of the digits of the digital converter, each of which contains a shift register, the outputs of which are bitwise connected to the inputs of the block of logic elements AND whose output is connected to one trigger input, and the output logic element ; OR, the outputs of the output logic elements OR of all bits of the digital converter are connected to the inputs of the digital-analog converter, characterized in that, in order to increase the reliability and