SU484564A1 - Discrete pulse drive - Google Patents
Discrete pulse driveInfo
- Publication number
- SU484564A1 SU484564A1 SU1816853A SU1816853A SU484564A1 SU 484564 A1 SU484564 A1 SU 484564A1 SU 1816853 A SU1816853 A SU 1816853A SU 1816853 A SU1816853 A SU 1816853A SU 484564 A1 SU484564 A1 SU 484564A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulse drive
- discrete pulse
- output
- signal
- registers
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
элементов «ИЛИ и логической схемы 6.elements of “OR and logical scheme 6.
Число разр дов т регистров выбираетс равным числу временных интервалов, на которые квантуетс период Т повторени обнаруживаемых сигналов. Число п регистров накопител и соответственно дополнительных разр дов регистра определ етс характеристиками входных сигналов и требуемыми характеристика-ми обнаружени . Включение дополнительных разр дов регистров 4i-4п и суммирование на соответствующих схемах «ИЛИ 5i-5п сигналов с выходов регистров 3i-Зи и с выходов дополнительных разр дов увеличивает длительность разрешающих стробов , поступающих на логическую схему 6. При этом сигнал с порогового устройства всегда будет совпадать с разрешающими стробами, вырабатываемыми на схемах «ИЛИ. Достижение цифрового порога (признак наличи сигнала) характеризуетс моментом наличи The number of register bits is chosen equal to the number of time intervals for which the repetition period T of the detected signals is quantized. The number n of the registers of the accumulator and, accordingly, the additional bits of the register is determined by the characteristics of the input signals and the required detection characteristics. Switching on additional bits of registers 4i-4p and summing signals from the outputs of registers 3i-Зi and from outputs of extra bits on the corresponding OR 5i-5p circuits increases the duration of enabling gates to the logic circuit 6. At the same time, the signal from the threshold device will always be coincide with the resolution gates produced in the “OR. The achievement of the digital threshold (sign of the presence of a signal) is characterized by the moment of presence
снгнала на всех входах логической схемы, в том числе и сигнала с выхода порогового устройства , определ ющего временное положение обнаруживаемого сигнала.on all inputs of the logic circuit, including the signal from the output of the threshold device determining the temporal position of the detected signal.
Предмет изобретени Subject invention
Дискретный накопитель импульсных сигналов , содержащий пороговое устройство, выход которого соединен со входом временного селектора , регистры сдвига и логическую схему, отличающийс тем, что, с целью повыщени точности накоплени , он содержит элементы «ИЛИ, причем вход дополнительного разр да каждого регистра сдвига соединен с выходом предпоследнего разр да, а выход с одним из входов элемента «ИЛИ, второй вход которого соединен с выходом данного регистра сдвига, выходы элементов «ИЛИ соединены со входами логической схемы, один из входов которой соединен с выходом порогового устройства.A discrete pulse signal accumulator containing a threshold device, the output of which is connected to the input of the time selector, shift registers and logic circuit, characterized in that it contains the elements "OR, and the additional discharge input of each shift register is connected to the output of the last but one bit, and the output with one of the inputs of the element “OR, the second input of which is connected to the output of the given shift register, the outputs of the elements“ OR connected to the inputs of the logic circuit, one of Dov which is connected to the output of the threshold device.
накопител BbLf.od накопи тел BbLf.od accumulator
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1816853A SU484564A1 (en) | 1972-07-28 | 1972-07-28 | Discrete pulse drive |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1816853A SU484564A1 (en) | 1972-07-28 | 1972-07-28 | Discrete pulse drive |
Publications (1)
Publication Number | Publication Date |
---|---|
SU484564A1 true SU484564A1 (en) | 1975-09-15 |
Family
ID=20523787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1816853A SU484564A1 (en) | 1972-07-28 | 1972-07-28 | Discrete pulse drive |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU484564A1 (en) |
-
1972
- 1972-07-28 SU SU1816853A patent/SU484564A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU484564A1 (en) | Discrete pulse drive | |
SU1104492A1 (en) | Digital function generator | |
SU364964A1 (en) | ALL-UNION PAT? 111110-1 SHYAP? | |
SU445144A1 (en) | Binary to time converter | |
SU432478A1 (en) | DEVICE FOR PLAYING SIGNALS OF PULSE | |
SU1272342A1 (en) | Device for calculating value of exponent of exponential function | |
SU395988A1 (en) | DECIMAL COUNTER | |
SU396719A1 (en) | REGISTER OF SHIFT | |
SU373885A1 (en) | COUNTER OF PULSES ON POTENTIAL ELEMENTS | |
SU476687A1 (en) | Reversible counter | |
SU411609A1 (en) | ||
SU398945A1 (en) | DEFAULT CODES | |
SU451203A2 (en) | Push pull binary counter | |
SU593317A1 (en) | Reversible shift register | |
SU544121A1 (en) | Device control pulse sequences | |
SU374594A1 (en) | ALL-UNION 1 "LSHTNO.Sh (kgt-YA / | |
SU524312A1 (en) | Pulse delay device | |
SU491131A1 (en) | Trigger register using mismatch signals | |
SU365039A1 (en) | DEFAULT CODE OF TIME INTERVALS | |
SU1213525A1 (en) | Generator of pulse duration | |
SU436393A1 (en) | PULSE SIGNAL STORAGE | |
SU437231A1 (en) | Pulse counting counter | |
SU482814A1 (en) | Shift register | |
SU437128A1 (en) | Shift register | |
SU1487100A1 (en) | Shift register |