SU1231495A1 - N-digit pulse distributor - Google Patents
N-digit pulse distributor Download PDFInfo
- Publication number
- SU1231495A1 SU1231495A1 SU843787447A SU3787447A SU1231495A1 SU 1231495 A1 SU1231495 A1 SU 1231495A1 SU 843787447 A SU843787447 A SU 843787447A SU 3787447 A SU3787447 A SU 3787447A SU 1231495 A1 SU1231495 A1 SU 1231495A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- distributor
- inputs
- bit
- selector
- information input
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может быть использовано в качестве многопрограммного циклического переключател каналов. Отличительной особенностью устройства вл етс обеспечение переменного периода в пр мом и обратном направлении. Целью изобретени вл етс расширение функциональных возмо жностей. Поставленна цель достигаетс за счет введени мультиплексора, двух элементов И-НЕ дополнительного триггера и введени в каждый разр д распределител селектора . I ил. со со СПThe invention relates to the field of computing and can be used as a multi-program cyclic channel switch. A distinctive feature of the device is the provision of a variable period in the forward and reverse direction. The aim of the invention is to expand the functional possibilities. The goal is achieved by introducing a multiplexer, two AND-NOT elements of an additional trigger, and introducing a selector distributor into each bit. I il. with with joint venture
Description
1one
Изобретение относитс к вычислительной технике и может быть использовано в качестве многопрограммног циклического переключател каналов, управл емого генератора кодовых: по- следовательностей и делител частоты с переменным коэффициентом делени в дискретных системах автомати- ческо1 о управлени и обработки цифровой информации.The invention relates to computing and can be used as a multi-program cyclic channel switch, controlled by a generator of code: sequences and a frequency divider with a variable division factor in discrete systems of automatic control and processing of digital information.
Цель изобретени - расширение функциональных возможностей.The purpose of the invention is to expand the functionality.
На чертеже показан N-разр дный распределитель импульсов.The drawing shows an N-bit pulse distributor.
Распределитель импульсов содержи входы 1 установки, входы 2 сброса, асинхронные КЗ-триггеры 3, формирователи 4 и 5 импульсов, селекторы 6 и 7, элементы И-НЕ 8 и 9, мультиплексор 10, тактовый вход 11, группу 12 входов задани режимов,-. группу 13 вьпсодов.The pulse distributor contains the inputs 1 of the installation, the inputs 2 reset, asynchronous short-circuit triggers 3, shapers 4 and 5 pulses, selectors 6 and 7, elements AND-HE 8 and 9, multiplexer 10, clock input 11, a group of 12 mode setting inputs, . group 13 vpsodov.
N-разр дный распределитель импульсов работает следующим образом,The N-bit pulse distributor operates as follows.
.Перед началом работы распредели- тел в любом из возможных режимов переключени его основные N-триггер по входам 1 и 2 устанавливаютс в пложени , соответствующие одной из кодовых комбинаций данного режима переключени , а на его группе 12 входов задани режимов устанавливаес соответствующа комбинаци еди- ничных и нулевых логических уровней потенциалов, Б зависимости от тре- буемого направлени переключени Before starting the operation of the distributors in any of the possible switching modes, its main N-flip-flop on inputs 1 and 2 are set to plugs corresponding to one of the code combinations of this switching mode, and on its group of 12 setting inputs the corresponding combination of single ones is set. and zero logical potential levels, B depending on the desired direction of switching
выходных каналов (М+1)-ьш управл ющий триггер по входам 1 и 2 устанав . ливаетс в .единичное или нулевое логическое ) положение.output channels (M + 1) —– the control trigger on inputs 1 and 2 is set. is cast to a single or zero logical position.
При поступлении по тактовом входу 11 тактовых импульсов они проход через те формирователи 4 и 5 импульсов- , на информационных входах которых в данных тактах имеютс единичн логические потенциалы. От их задних фронтов (спадов) в соответствующих формировател х 4 и 5 формируютс нулевые короткие импульсы, которые поступают к определенным. (единич1ным или нулевым.) информационным- входам разр дных асинхронных триггеров,и в зависимости от заданной циклограммы переключени при данном режиме под- тверждают их первона чальные состо ни или же переключают в противоположные состо ни .When the clock input arrives at 11 clock pulses, they pass through those drivers 4 and 5 pulses, at the information inputs of which in these clock cycles there are single logic potentials. Zero short pulses are generated from their trailing edges (decays) in the corresponding driver 4 and 5, which arrive at definite ones. (single or zero.) information- inputs of the discharge asynchronous triggers, and depending on the given switching pattern in this mode, they confirm their initial states or switch to opposite states.
5 0 50
15 ю 5 15 th 5
5 five
00
00
В режиме пр мого направлени поочередного переключени выходных каналов распределител (К+1)-Ый триггер по входам 1 и 2 устанавливаетс в единичное логическое состо ние . В зависимости от требуемого числа едии;иц, потактно сдвигаемых по разр дам кольцевого распределител , соответствующа группа основных триг- геров также по входам i и 2 устанавливаютс в единичные состо ни , а остальные триггеры - в нулевые состо ни . Ко всем входам группы 12 входов задани режима прикладываютс нулевые логическое потенциалы. Благодар этому элементы И-БЕ 8 и 9 запираютс по вторым входам и независимо от логических по-тенциалов переключаемых выходных каналов распределител обеспечивают неизменное исходнЬе логическое состо ние управл ющего (N+l)-ro триггера. При подаче тактовых импульсов ко входу П обеспечиваетс поочередный кольцевой сдвиг вправо записанных в смежных разр дах триггеров логических единиц.In the forward direction mode, alternating switching of the output channels of the distributor (K + 1) -th trigger on inputs 1 and 2 is set to a single logical state. Depending on the required number of units, the pulses, which are continuously shifted over the discharge of the ring distributor, the corresponding group of main triggers are also set to one states at inputs i and 2, and the rest to the zero conditions. Zero logic potentials are applied to all inputs of the group 12 of the mode setting inputs. Due to this, the I-BE elements 8 and 9 are locked by the second inputs and, regardless of the logical potentials of the switchable output channels of the distributor, ensure the invariable initial logic state of the control (N + 1) -ro trigger. When applying clock pulses to the input P, an alternate ring shift to the right is recorded for the adjacent bits of the flip-flops of logical units.
Изменение числа логических единиц в сдвигаемых кодовых комбинаци х осуществл етс изменением исходных состо ний тригге.ров, т,е. изменением числа записанных в разр дах единиц.The change in the number of logical units in shifted code combinations is carried out by changing the initial states of the trigger, t, e. by changing the number of units written in the bits.
кольцевого сдвига предварительно записанных в основных триггерах распределител кодовьге наций в обратном направлении переключени выходных -каналов создаютс при установке управл ющего(К+1)- го триггера в нулевое исходное состо ние , the ring shift in the backward pre-recorded coding of the coding nations distributor in the reverse direction of switching output channels is created when the control (K + 1) - th trigger is set to the zero initial state,
Рд создани автоматического переключени режимов к первому управ- л юш;ему входу группы 12 прикладываетс единичный логический потенциал . Это позвол ет элементам И-БЕ 8 и 9 управл ть процессом автоматического реверсировани управл ющего (N+l)-ro триггера по единичным сигналам , поочередно выдаваемым от выхода первого разр да распределител импульсов и от выхода мультиплексора 10, А к адресным входам мульти- плексор-а 10 прикладываетс набор логических нулевых и единичных по- тенпиал:ов, определ ющий длину цикла переключени при данном режиме переключени .Rd of creating automatic switching of modes to the first control is ush; a single logical potential is applied to the input of group 12. This allows the I-BE elements 8 and 9 to control the process of automatic reversal of the control (N + l) -ro trigger on single signals alternately outputted from the first discharge output of the pulse distributor and from the output of the multiplexer 10, A to the address inputs of the multiplexer Plexor-10 applies a set of logical zero and unitary powers: s, which determines the length of the switching cycle in a given switching mode.
Так, например, дл обеспечени полных циклов кольцевой циркул цииFor example, to ensure complete cycles of circulation
33
различных кодовых комбинаций по всейdifferent code combinations throughout
.разр дности распределител к адресным входам мультиплексора по входам 12 прикладываетс набор логич ских потенциалов, обеспечивающий БЬ Зор последнего его информационного входа и тем самым подключение к его выходу пр мого выхода триггера последнего разр да распределител .The distributor bit to the address inputs of the multiplexer, at the inputs 12, is applied a set of logical potentials, which provide the B of the last information input and, thus, connect to the output of the direct output of the trigger of the last bit of the distributor.
Дл обеспечени сокращенных цик- лов различных кодовых комбинаций к адресным входам мультиплексора прикладываютс соответствующие наборы логических потенциалов, обеспечиваю ,щие подключение к его выходу выходов триггеров соответствующих разр дов.To provide shortened cycles of various code combinations, corresponding sets of logic potentials are applied to the address inputs of the multiplexer, providing connections to the output of the outputs of the corresponding trigger bits.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843787447A SU1231495A1 (en) | 1984-09-04 | 1984-09-04 | N-digit pulse distributor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843787447A SU1231495A1 (en) | 1984-09-04 | 1984-09-04 | N-digit pulse distributor |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1231495A1 true SU1231495A1 (en) | 1986-05-15 |
Family
ID=21137284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843787447A SU1231495A1 (en) | 1984-09-04 | 1984-09-04 | N-digit pulse distributor |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1231495A1 (en) |
-
1984
- 1984-09-04 SU SU843787447A patent/SU1231495A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 960782, кл. G 06 F 1/04, 1980. Авторское свидетельство СССР № 1023315, кл. G 06 F 1/04, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1231495A1 (en) | N-digit pulse distributor | |
KR200161731Y1 (en) | Multiple channel selecting apparatus | |
SU1197068A1 (en) | Controlled delay line | |
SU463218A1 (en) | 4-stroke pulse distributor | |
SU1166292A1 (en) | N-channel distributor | |
SU1758858A1 (en) | Oscillator | |
SU1256186A1 (en) | Pulse-position converter | |
SU970626A1 (en) | Device for digital control of m-phase converter | |
SU911740A1 (en) | Frequency divider with n-1/2 countdown ratio | |
SU1078626A1 (en) | Ring scaling device | |
SU879815A1 (en) | Time switching device | |
SU924866A1 (en) | Multi-programme frequency divider | |
SU435592A1 (en) | DISTRIBUTOR | |
SU748878A1 (en) | Pulse distributor | |
SU1080215A1 (en) | Read-only memory | |
SU1023315A1 (en) | Pulse distributor | |
SU679984A1 (en) | Shift register control unit | |
SU1119002A1 (en) | Translator from serial code to parallel code | |
SU1083321A1 (en) | Device for multimode control of m-phase step motor | |
SU1150622A1 (en) | N-bit pulse distributor | |
SU911718A2 (en) | Pulse duration discriminator | |
SU476651A1 (en) | Device to control four phase stepper motor | |
SU375559A1 (en) | FORMER CURRENT LINEAR EXPANDING WITH DIGITAL CONTROL | |
SU1180896A1 (en) | Signature analyser | |
SU1104492A1 (en) | Digital function generator |