SE537314C2 - Halvledaranordning och förfarande för att tillverka densamma - Google Patents

Halvledaranordning och förfarande för att tillverka densamma Download PDF

Info

Publication number
SE537314C2
SE537314C2 SE1150081A SE1150081A SE537314C2 SE 537314 C2 SE537314 C2 SE 537314C2 SE 1150081 A SE1150081 A SE 1150081A SE 1150081 A SE1150081 A SE 1150081A SE 537314 C2 SE537314 C2 SE 537314C2
Authority
SE
Sweden
Prior art keywords
region
gate region
substrate
channel layer
semiconductor device
Prior art date
Application number
SE1150081A
Other languages
English (en)
Other versions
SE1150081A1 (sv
Inventor
Yuuichi Takeuchi
Rajesh Kumar Malhan
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of SE1150081A1 publication Critical patent/SE1150081A1/sv
Publication of SE537314C2 publication Critical patent/SE537314C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

537 314 Sammand rag I en JFET hos en halvledaranordning, är ett forsta konduktivitetstypkanalskikt (2) anordnat pa en huvudyta hos ett substrat (1) tillverkat av ett halvledarmaterial. En fOrsta konduktivitetstypsourceregion (3a) och en fOrsta konduktivitetstypdrainregion (3b), som vardera har en orenhetskoncentration hogre an den hos kanalskiktet (2), ar anordnade i en ytskiktsdel hos kanalskiktet (2) i positioner placerade med avstand fran varandra. En andra konduktivitetstypgateregion (4) ar anordnad pa en yta hos kanalskiktet (2) och vid en position mellan sourceregionen (3a) och drainregionen (3b) och placerade med avstand fran sourceregionen (3a) och drainregionen (3b). Gateregionen (4) innefattar en utvidgad del med en bredd sterre an en bredd hos en del som star i kontakt med kanalskiktet (2), och den utvidgade delen ar placerad med avstand fran kanalskiktets (2) yta. En gateelektrod (5) är anordnad pa gateregionen (4) och elektriskt ansluten till gateregionen (4). En sourceelektroden (6) ar elektriskt ansluten till sourceregionen (3a). En drainelektroden (7) ar elektriskt ansluten till drainregionen (3b).

Description

537 314 Halvledaranordning och forfarande fOr att tillverka densamma Foreliggande uppfinning avser en halvledaranordning med en JFET (falteffekttransistor av junctiontyp) lamplig all anvandas vid en bredbandgapshalvledaranordning, t ex, en SiC-halvledaranordning nyttjande en kiselkarbid (harefter hanvisad till som namnda SIC), och avser aven ett forfarande for att tillverka densamma.
USP7560325 har foreslagit en JFET tillverkad av en SiC, som är anpassningsbar till hog frekvens och hog spanning. Fig. 15 är en tvarsnittsbild Over en normalt-pa-JFET beskriven i USP7560325. Som visas i Fig. 15 är ett r-typbuffertskikt J2, ett rf-typkanalskikt J3 och ett flt typsourceskikt J4 lagda i skikt i ordning pa ett substrat J1 tillverkat av en SIC, och darefter bildas ett urtag J5 att utstracka sig fran en yta hos n+- typsourceskiktet J4 till n--typkanalskiktet J3 genom etsning. Vidare bildas en pttypgateregion J7 i urtaget J5 genom ett p--typskikt J6. partill bildas en sourceelektrod J9 och en drainelektrod J10 pa nttypsourceskiktet J4 genom metallskikten J8, pa platser var och en placerade med avstand fran typgateregionen J7. Pa detta sail bildas namnda JFET.
I namnda normalt-pa-JFET beskriven i USP7560325, omges typgatregionen J7 av r-typskiktet J6 for all undvika en Mgt dopad r.nt fOrening vid vilken en koncentration ar kraftigt fOrandrad p g a p+- typgateregionen J7 som star i direkt kontakt med nttypsourceskiktet J4. Dail& är en kapacitans mellan pttypgateregionen J7 och n+- typsourceskiktet J4, d v s en gate-sourcekapacitans och en gatedrainkapacitans stor, p g a stora Overlappande omraden. Som sadant är det ett problem all realiseringen av en hog frekvens är begransad. Vidare är det niidvandigt att ufforma sa aft rf-typkanalskiktet J3 trader in i ett avnypet tillstand genom ett utarmningsskikt som utsprider sig fran r-typskiktet J6, som har en lag koncentration. FOljaktligen är det ocksa ett problem all en hog 1 537 314 spanning behover appliceras pa pttypgateregionen J7 dá namnda JFET stangs ay.
FOreliggande uppfinning ar gjord i betraktande av det foreggende materialet, och det ar ett andamal med fiireliggande uppfinning att tillhandahalla en halvledaranordning med en JFET, som har fOrmagan att minska en gatesourcekapacitans och en gate-drainkapacitans och har fOrmagan att begransa en gateapplicerad spanning som kravs for att satta pa namnda JFET fran att vara en hog spanning, och Mien ett fOrfarande Mr att tillverka halvledaranordningen.
I en halvledaranordning enligt en fOrsta aspekt, innefattar en JFET ett substrat, ett forsta konduktivitetstypkanalskikt, en forsta konduktivitetstypsourceregion, en forsta konduktivitetsdrainregion, en andra konduktivitetstypgateregion, en gateelektrod, en sourceelektrod, och en drainelektrod. Substratet ar tillverkat av ett halvledarmaterial. Kanalskiktet ar tillverkat av ett forsta konduktivitetstyphalvledarmaterial och ar anordnat pa substratets huvudyta genom epitaxiell tillvaxt. Sourceregionen och drainregionen ar anordnade i en ytskiktdel hos kanalskiktet i positioner placerade med avstand fran varandra. Sourceregionen och drainregionen har vardera en orenhetskoncentration hogre an det hos kanalskiktet. Gateregionen ar anordnad pa en yta hos kanalskiktet och vid en position mellan sourceregionen och drainregionen och placerat med avstand fran sourceregionen och drainregionen. Gateregionen innefattar en utvidgad del med en bredd stOrre an en bredd hos en del som star i kontakt med kanalskiktet, och den utvidgade delen ar placerad med avstand fran kanalskiktets yta. Gateelektroden ar anordnad pa gateregionen och elektriskt ansluten till gateregionen. Sourceelektroden ar elektriskt ansluten till sourceregionen. Drainelektroden ar elektriskt ansluten till drainregionen. 2 537 314 I strukturen, eftersom den utvidgade delen av gateregionen ar placerad med avstand fran kanalskiktets yta, kan gate-sourcekapacitansen och gatedrainkapacitansen minskas.
Vidare bildas gateregionen direkt pa kanalskiktets yta, och saledes ar ett p-- typorenhetsskikt med en koncentration lagre an den hos gateregionen inte nodvandigt mellan sourceregionen och gateregionen och mellan drainregionen och gateregionen. Darfor kan en bredd hos utarmningsskiktet som utstracker sig in i kanalskiktet styras av gateregionen, som har en hog koncentration och som star i direkt forbindelse med kanalskiktet. Foljaktligen är det mindre sannolikt att den gateapplicerade spanningen kommer aft vara en hog spanning.
I en halvledaranordning enligt en andra aspekt, ar ett urtag bildat i kanalskiktets yta, och gateregionen är anordnad i urtaget.
I strukturen, eftersom gateregionen ar anordnad i urtaget, sprider sig ett utarmningsskikt inte endast fran en bottenyta hos urtaget utan aven fran urtagets sidovaggar. DailOr kan en utstrackning av utarmningsskiktet vidare Oka, i jamforelse med ett fall utan aft bilda urtaget. Foljaktligen kan, fi5r aft stanga av namnda JFET, kanalskiktets insida i stort sett vara i ett avnypningstillstand, och saledes kan anordningen vidare sta emot en hog spanning.
I en halvledaranordning enligt en tredje aspekt, ar en JFET bildad i en utarmningsmod (harefter hanvisat till som D-moden), i vilken gateregionen ar anordnad direkt pa kanalskiktets yta och en JFET hos en forstarkningsmod (harefter hanvisad till som E-moden), i vilken gateregionen delvis anordnad i kanalskiktets urtag, bildas pa samma substrat.
Pa detta satt kan halvledaranordningen konstrueras sa aft D-moden och Emoden bildas pa samma substrat. Halvledaranordningen med en sadan 3 537 314 struktur ar inte som en CMOS i vilken en n-kanal-MOSFET och en p-kanalMOSFET kombineras. Dail& ar kanalmobilitet lika mellan elementen hos Dmoden och E-moden p g a elektronledning endast. Eftersom det inte ar nodvandigt aft justera eft omrade p g a en skillnad i kanalmobilitet sasom namnda CMOS, kan elementen hos D-moden och E-moden ha samma area.
I en halvledaranordning enligt en fjarde aspekt, ar substratets halvledarmaterial en bredbandgapshalvledaranordning.
I en halvledaranordning enligt en femte aspekt, ar substratet ett SiC-substrat, och gateregionen ar tillverkad av en SiC med samma kristallstruktur som SiC-substratet.
I en halvledaranordning enligt en sjatte aspekt, ar SiC-substratet ett fransubstrat som har en huvudyta som faststaller en franvinkel lika med eller mindre an 1 grad relativt en Si-yta eller en C-yta mot <11-20> eller <1-100> riktningen, och gateregionen ar tillverkad av en SiC med samma kristallstruktur som SIC-substratet. I detta fall kan en yta hos den utvidgade delen i gateregionen ha en (0001) facett.
I en halvledaranordning enligt en sjunde aspekt, ar SIC-substratet ett pasubstrat som har en huvudyta som faststaller en a-yta och gateregionen ar tillverkad av en SiC med samma kristallstruktur som SiC-substratet. I detta fall ar gateregionens yta en platt yta som faststaller a-ytan.
I en halvledaranordning enligt en attonde aspekt, ar substratet ett SiCsubstrat, och gateregionen ar tillverkad sa aft delen som star i kontakt med kanalskiktet har samma kristallstruktur som SiC-substratet och den utvidgade delen har en kristallstruktur som skiljer sig fran den hos SiC-substratet atminstone i en del darav. 4 537 314 I en halvledaranordning enligt en nionde aspekt, är SiC-substratet ett fransubstrat med en huvudyta som faststaller en franvinkel storre an 1 grad relativt en Si-yta eller en C-yta mot <11-20> eller <1-100> riktningen, och gateregionen bildas sá aft en (0001) facett bildas i delens yta tillverkad av namnda SiC med samma kristallstruktur som SiC-substratet, och delen tillverkad av namnda SIC som har den skilda kristallstrukturen fran SiCsubstratet är kubisk (3C) SIC och bildas pa (001) facetten.
I en halvledaranordning enligt en tionde aspekt, är SiC-substratet ett pasubstrat med en huvudyta som fastaller en a-yta, och gateregionen är ufformad sá aft delen som star i kontakt med kanalskiktet tar over en kristallstruktur hos SiC-substratet i en vertikal riktning, och den utvidgade delen ar tillverkad av 3C-S1C.
I en halvledaranordning enligt en elfte aspekt, är SiC-substratet tillverkat av en halvisolerande SIC med en specifik resistans pa 1 x till 1 x 11 c• cm.
I detta fall kan en radiovag alstrad nar namnda JFET styrs absorberas, och SiC-halvledaranordningen är saledes vidare anpassningsbar till en hog frekvens.
I en halvledaranordning enligt en tolfte aspekt, anordnas ett andra konduktivitetstypbuffertskikt med en orenhetskoncentration som är lagre an den hos gateregionen mellan SiC-substratet och kanalskiktet.
I detta fall kan en radiovag alstrad nar namnda JFET styrs vidare absorberas, och SiC-halvledaranordningen är saledes vidare anpassningsbar till en hog frekvens.
I en halvledaranordning enligt en trettonde aspekt, tillhandahalls buffertskiktet med en andra konduktivitetstypkontaktregion med en koncentration hogre an 537 314 den hos buffertskiktet, och sourceelektroden At- Alien utformad i ett urtag som passerar igenom sourceregionen sá aft buffertskiktet och sourceelektroden är elektriskt anslutna till varandra genom kontaktregionen.
I detta fall, mojliggOr buffertskiktet, elektriskt anslutet till sourceelektroden genom kontaktregionen, en jordanslutning, och saledes kan en elektrisk potential fixeras vid jordpotentialen.
I ett fall buffertskiktet är forefintligt, kan SiC-substratet antingen vara av en forsta konduktivitettyp eller en andra konduktivitettyp. Darfor kan SiCsubstratet vidare latt prepareras.
I ett forfarande Mr aft tillverka halvledaranordningar enligt den forsta till den trettonde aspekten, anordnas en kolmaskering med en oppning vid en position dar gateregionen skall utformas pA kanalskiktets yta, och gateregionen vaxer epitaxiellt pa kanalskiktet i en lateral riktning upp till en position ovanfor kolmaskeringen nyttjande kolmaskeringen som en maskering for aft bilda en utvidgad del med en bredd storre An en bredd hos en del som star i kontakt med kanalskiktet. Nar kolmaskeringen avlagsnas, är den lateralt tillvaxta delen hos gateregionen, d v s den utvidgade delen, placerad med avstAnd frAn kanalskiktets yta.
PA detta salt kan gateregionen bildas genom selektiv epitaxiell tillvaxt nyttjande kolmaskeringen. Vidare genom aft avlagsna kolmaskeringen, kan den utvidgade delen placeras med avstand fran kanalskiktets yta.
T ex, bildas ett urtag i kanalskiktets yta vid positionen dar gateregionen skall bildas, och vid epitaxiell tillvaxt av gateregionen, bildas gateregionen i urtaget.
PA detta satt, ar halvledaranordningen enligt den andra aspekten tillverkad genom att bilda gateregionen i urtaget, som tidigare har bildats. 6 537 314 FOr aft bilda urtaget är, t ex, ett motstand placerat pa kanalskiktets yta, och kolmaskeringen bildas genom aft forvandla motstandet till kol. En etsningsmaskering placeras pa kolmaskeringen och monstras darefter for aft bilda en oppning vid en position dar gateregionen skall utformas. En oppning bildas i kolmaskeringen vid en position som motsvarar den dar gateregionen skall bildas nyttjande etsningsmaskeringen. Darefter bildas urtaget genom etsning av kanalskiktets yta genom oppningarna bildade i etsningsmaskeringen och kolmaskeringen nyttjande etsningsmaskeringen och kolmaskeringen som maskeringar.
Efter etsningsmaskeringen avlagsnats, bildas gateregionen i kanalskiktets urtag nyttjande kolmaskeringen. PA detta satt bildas kanalskiktets urtag, och gateregionen bildas i urtaget.
T ex, i ett fall dar ett SiC-substrat, tillverkat av ett fran-substrat med en huvudyta som faststaller en franvinkel lika med eller mindre an 1 grad relativt en Si-yta eller en C-yta, anvands som substratet, ufformas under epitaxiell tillvAxt av gateregionen en yta hos den utvidgade delen att ha en (0001) facet Pa detta satt tillverkas halvledaranordningen enligt den sjatte aspekten.
T ex, i eft fall dar eft SiC-substrat, tillverkat av eft fran-substrat med en huvudyta som faststaller en franvinkel stOrre an 1 grad relativt en Si-yta eller en C-yta, anvands som substratet, ufformas, under epitaxiell tillvaxt av gateregionen, en yta hos den utvidgade delen aft ha en (0001) facet och 3C-SiC vaxer till pa (0001) facetten i den laterala riktningen. Pa detta satt tillverkas halvledaranordningen enligt den nionde aspekten.
T ex, i ett fall dar eft SiC-substrat, tillverkat av ett pa-substrat med en huvudyta som faststaller en a-yta utan aft faststalla en franvinkel, anvands som substratet, tillverkas, under epitaxiell tillvaxt av gateregionen, den 7 537 314 utvidgade delen av 3C-SiC. Pa detta satt tillverkas halvledaranordningen enligt den tionde aspekten.
Andra andamal, kannetecken och fOrdelar med fOreliggande uppfinning kommer aft bli mera uppenbara fran den foljande detaljerade beskrivningen gjord med hanvisning till de bifogade ritningarna, i vilka samma eller ekvivalenta delar är betecknade med samma referensnummer och i vilka: Fig. 1 är en tvarsnittsvy Over en cell hos en SiC-halvledaranordning tillhandahallen med en JFET enligt en forsta uffOringsform av fOreliggande uppfinning; Fig. 2(a) till 2(d), 3(a) till 3(d) och 4(a) till 4(d) ar tvarsnittsvyer som visar ett fOrfarande for aft tillverka en SiC-halvledaranordningen forsedd med namnda JFET visad i Fig. 1; Fig. 5 är en tvarsnittsvy Over en cell hos en SiC-halvledaranordning fOrsedd med en JFET enligt en andra uffOringsform av fOreliggande uppfinning; Fig. 6 är en tvarsnittsvy Over en cell hos en SiC-halvledaranordning fOrsedd med en JFET enligt en tredje uffOringsform av fOreliggande uppfinning; Fig. 7 är en tvarsnittsvy Over en cell hos en SiC-halvledaranordning fOrsedd med en JFET enligt en fjarde uffOringsform av fOreliggande uppfinning; Fig. 8 är en tvarsnittsvy som visar en tillvaxt av 3C-SiC pa en yta av (0001) facett med avseende pa en gateregion visad i Fig. 7; Fig. 9 är en tvarsnittsvy Over en cell hos en SiC-halvledaranordning fOrsedd med en JFET enligt en femte ufforingsform av foreliggande uppfinning; Fig. 10 är en tvarsnittsvy Over en cell hos en SiC-halvledaranordning fOrsedd med en JFET enligt en sjatte utforingsform av fOreliggande uppfinning; Fig. 11 är en tvarsnittsvy Over en cell hos en SiC-halvledaranordning fOrsedd med en JFET enligt ett annat exempel pa den sjatte ufforingsformen; Fig. 12 är en tvarsnittsvy Over en cell hos en SiC-halvledaranordning fOrsedd med en JFET enligt ett ytterligare annat exempel pa den sjatte ufforingsformen; 8 537 314 Fig. 13 är en tvarsnittsvy som visar en tillvaxt av 3C-SiC i en lateral riktning av 4H-SiC med avseende pa en gateregion visad i Fig. 12; Fig. 14 är en tvarsnittsvy Over en cell hos en SiC-halvledaranordning fOrsedd med en JFET enligt en sjunde uffOringsform av foreliggande uppfinning; och Fig. 15 är en tvarsnittsvy Over en SiC-halvledaranordning forsedd med en vedertagen JFET.
Harefter kommer utfOringsformer av foreliggande uppfinning att beskrivas med hanvisning till ritningarna. Det bOr noteras att samma eller lika delar i utforingsformerna är betecknade med samma referensnummer.
(Forsta utfOringsform) En farsta utforingsform av fOreliggande uppfinning kommer att beskrivas. Fig. 1 är en tvarsnittsvy Over en cell hos en SiC-halvledaranordning forsedd med en JFET enligt foreliggande utfOringsform. Harefter, kommer en struktur hos namnda JFET tillhandahallen i SiC-halvledaranordningen att beskrivas med hanvisning till Fig. 1.
SIC-halvledaranordningen visad i Fig. 1 bildas nyttjande ett halvisolerande SiC-substrat 1. En halvisolerande egenskap avser en egenskap som har en specifik resistans (eller en specifik elektrisk konduktivitet) liknande den hos ett elektriskt isolerande material, och är forsedd med ett icke dopat halvledarmaterial eller liknande oavsett halvledarmaterialet. T ex i foreliggande utfOringsform som det halvisolerande SIC-substratet 1, anvands ett fran-substrat tillverkat av 4H-SiC och som har en huvudyta som faststaller en franvinkel lika med eller lagre an 1 grad relativt en (0001) Si-yta eller en (000-1) C-yta . Fran-substratet har en specifik resistans pa 1 x till 1 x 11 S-2 • cm, och har en tjocklek pa 50-4001.1m (t ex 3501..tm).
Ett ri-typkanalskikt 2 bildas pa SiC-substratets 1 yta. rf-typkanalskiktet 2 tillhandahaller en plats dar kanalregionerna bildas. T ex har rf-typkanalskiktet 9 537 314 2 en n--typorenhetskoncentration pa 1 x 1 016 cm-3 till 1 x I08 cm-3 (t ex 1 x 1 017 cm-3), och har en tjocklek pa 0,1-1,0 pm (t ex 0,2 pm).
Ett nttypskikt 3 bildas i en ytskiktsdel hos n--typkanalskiktet 2. nttypskiktet 3 innefattar regioner separerade i en lateral riktning, sasom en hoger- och vansterriktning i Fig. 1, i vane cell. En av regionerna, sasom en vansterregion I Fig. 1, utgor en nttypsourceregion 3a, och den andra, sasom en hogerregion i Fig. 1, utgor en nttypdrainregion 3h. nttypsourceregionen 3a och nttypdrainregionen 3h har vardera en n-typorenhetskoncentration pa 5 x 1 018 cm-3 till 1 x 10 cm-3 (t ex 2 x 1 019 cm-3) och en tjocklek av 0,1-1,0 pm (t ex 0,2 pm).
Ett urtag 2a bildas vid n--typkanalskiktets 2 yta, mellan nttypsourceregionen 3a och nttypdrainregionen 3h. Urtaget 2a har ett djup mindre an tjockleken hos n--typkanalskiktet 2. Eftersom en del djupare an urtaget 2a i n-- typkanalskiktet 2, d v s en del under urtaget 2a, tjanar som en kanalregion, är eft kanaldjup faststallt genom ett djup DG hos urtaget 2a. T ex är djupet DG av urtaget 2a 0,1 pm.
En pttypregion 4 bildas vid n--typkanalskiktets 2 yta inom urtaget 2a. En bredd hos pttypgateregionen 4 Ors stOrre vid en position separerad fran n-- typkanalskiktets 2 yta med ett forbestamt avstand, sasom 0,5-1,0 pm, an en del bildad inuti urtaget 2a. D v s pttypgateregionen 4 innefattar en utvidgad del med en bredd stOrre an en bredd hos en del som star i kontakt med n-- typkanalskiktet 2, vid en position placerad med avstand fran n-- typkanalskiktets 2 yta. Saledes har pttypgateregionen 4 en typisk T-form. En SiC existerar inte mellan den utvidgade delen hos den T-bildade pt typgateregionen 4 och n--typkanalskiktets 2 yta. pttypgateregionen 4 har en p-typorenhetskoncentration pa 5 x 1 018 cm-3 till 5 x 1 019 cm-3 (t ex 1 x 1 019 cm-3) och en tjocklek pa 0,1-1,0 pm (t ex 0,4 pm). 10 537 314 Det ar aft fOredra aft p+-typgateregionen 4 typiskt har en platt yta. Dock, i ett fall dar SiC-substratets 1 huvudyta har den tidigare namnda plana orienteringen, kan en facett bildas vid en ande av p+-typgateregionens 4 yta.
En placering och en dimension av p+-typgatregionen 4 faststalls baserat pa fOljande fakta. I synnerhet, i p+-typgateregionen 4, faststaller en langd hos en del som star i kontakt med rf-typkanalskiktet 2, d v s en kanallangd Lch , en brytfrekvens hos namnda JFET. Ju kortare kanallangden LCh är, desto hOgre ar brytfrekvensen. DarfOr ar, i fOreliggande utfOringsform, kanallangden LCh 0,1-0,5 pm (t ex 0,4 pm). En gate-sourcelangd LSG mellan en gate och en source star i samband med ett aktuellt varde hos namnda JFET. Det ar nOdvandigt aft minska langden LsG for aft ytterligare Oka en elektrisk strom. DarfOr är i foreliggande ufforingsform langden LsG t ex 0,1-0,5 pm. Vidare star en gate-drainlangd LGD mellan gaten och en drain i samband med namnda JFET:s spanningsmotstand. Ju stOrre gate-drainlangden LGD ar, desto mer star namnda JFET emot en hog spanning. Darr& ar i foreliggande ufforingsform gate-drainlangden LGD t ex 0,5-1,0 gm.
En gateelektrod 5 bildas pa p+-typgateregionens 4 yta. Gateelektroden 5 ar utformad i en flerskiktsstruktur med flera metallskikt. T ex tillverkas gateelektroden 5 genom aft i fOljd bilda ett fersta skikt 5a, ett andra skikt 5b och ett Au-skikt eller en Al-lindning. Det forsta skiktet 5a ar ufformat av ett Nibaserat metallskikt, sasom N1S12, och ar fOrenat med p+-typgateregionen 4 genom en ohmisk kontakt. Det andra skiktet 5b är konstruerat av ett Tibaserat metallskikt. Fastan inte visat, bildas Au-skiktet eller Al-lindningen genom att betrakta en elektrisk anslutning med en extern part. Det forsta skiktet 5a har en tjocklek pa 0,1-0,5 pm (t ex 0,2 jam). Det andra skiktet 5b har en tjocklek pa 0,1-0,5 pm (t ex 0,1 pm). Al-lindningen eller Au-skiktet har en tjocklek pa 1,0-5,0 IAM (t ex 3,0 pm). 11 537 314 Sourceelektrod 6 bildas ovanfor n+-typsourceregionen 3a. En drainelektrod 7 bildas ovanfor nttypdrainregionen 3b. Sourceelektroden 6 och drainelektroden 7 är t ex tillverkade av samma material som gateelektroden 5. Sourceelektroden 6 och drainelektroden 7 har Ni-baserade metallskikt 6a, 7a och Ti-baserade metallskikt 6b, 7b.
Namnda JFET är utformad enligt den tidigare strukturen. Fastan inte visat, är SiC-halvledaranordningen hos foreliggande uppfinning utformad genom aft elektriskt isolera elektroderna fran varandra genom mellanlagda dielektriska filmer eller skyddande filmer, som är utformade av kiseloxidfilmer eller kiselnitridfilmer.
I namnda JFET hos SiC-halvledaranordningen utformad pa sattet ovan, om en gatespanning inte appliceras pa gateelektroden 5, är n--typkanalskiktet 2 i ett avnypningstillstand genom ett utarmningsskikt som utstracker sig fran p+- typgateregionen 4 mot n--typkanalskiktet 2 (och ett utarmningsskikt som utstracker sig fran SiC-substratet 1 till ri-typkanalskiktet 2). Om gatespanningen appliceras Over gateelektroden 5 i detta tillstand, reduceras utarmningsskiktet som utstracker sig fran p+-typgateregionen 4. Saledes bildas kanalregionen i rf-typkanalskiktet 2 och salunda uppstar en elektrisk strom mellan sourceelektroden 6 och drainelektroden 7 genom kanalregionen. Pa detta satt kan namnda JFET enligt fOreliggande utfOringsform tjana som ett normalt-frantypelement.
I denna JFET, är p+-typgateregionen 4 konfigurerad sá aft bredden hos delen som star i kontakt med n--typkanalskiktet 2 är liten, medan bredden hos ytan är store for att underlatta arrangemanget av gateelektroden 5. Med denna konfiguration uppnas fOljande fOrdelar. (1) den utvidgade delen av p+-typgateregionen 4 är placerad med avstand fran rf-typkanalskiktets 2 yta. Dail& kan gate-sourcekapacitansen och en gate-drainkapacitans minskas. 12 537 314 Dartill eftersom pttypgateregionen 4 bildas direkt pa ri-typkanalskiktets 2 yta, kravs inte eft p--typskikt med en koncentration lagre an den hos pt typgateregionen 4 mellan nttypskiktet 3 och pttypgateregionen 4. Dart& kan en bredd hos utarmningsskiktet, som utstracker sig in i rf-typkanalskiktet 2 styras av pttypgateregionen 4, som har en hOgre koncentration och star i direkt kontakt med ri-typkanalskiktet 2. Foljaktligen hindras den gatebelagda spanningen fran att vara en hog spanning, i jamforelse med ett fall dar p-- typskiktet ytterligare tillhandahalls mellan nttypskiktet 3 och pt typgateregionen 4. Vidare, eftersom en sadan struktur mOjliggOr hoghastighetsomkoppling i namnda JFET, är SiC-halvledaranordningen vidare anpassad till hog frekvens. (2) som beskrivet ovan, justerar kanallangden Lch brytfrekvensen hos namnda JFET. Ju kortare kanallangden Lch är, desto hogre är brytfrekvensen. Vidare star gate-sourcelangden LsG i samband med vardet hos namnda JFET:s elektriska strom. Det är nadvandigt aft minska langden LsG kir aft aka den elektriska strOmmen. Vidare star gate-drainlangden LGD I samband med spanningenmotstandet hos namnda JFET. Ju storre gatedrainlangden LGD är, desto mer star namnda JFET emot en hog spanning. Darfor är en sa stor minskning som miijligt av bredden hos delen av p+- typgateregionen 4 som forbinder n--typkanalskiktet 2, fOrdelaktig for aft uppna en hog brytfrekvens, en stor elektrisk strOm samt Mgt spanningsmotstand.
Dock, om pttypgateregionen 4 endast minskas i bredd, är det wart aft anordna gateelektroden 5 pa pttypgateregionens 4 yta. Darfor bildas pt typgateregionen 4 sa att bredden hos delen som star i kontakt med n-- typkanalskiktet 2 är liten, medan bredden av pttypgateregionens 4 yta ar stor. Med denna ufformning, underlattas gateelektrodens 5 arrangemang medan hog brytfrekvens och den stora elektriska strommen samt det hOga spanningsmotstandet uppnas. 13 537 314 urtaget 2a med djupet DG bildas i n--typkanalskiktet 2 och en basdel hos p-typgateregionen 4 anordnas i urtaget 2a. DarfOr, eftersom utarmningsskiktet inte endast utvidgar sig fran urtagets 2a bottenyta, utan aven fran urtagets 2a sidovaggar, kan utarmningsskiktets utvidgning vidare Oka, i jamforelse med ett fall utan att bilda urtaget 2a. Foljaktligen, nar namnda JFET stangs av, kan n--typkanalskiktet 2 breddas mer i avnypningstillstandet.Or kan namnda JFET ytterligare sta emot en hog spanning. eftersom SiC-substratet 1 tillverkas av det halvisolerande materialet, kan en radiovag som upptrader nar namnda JFET aktiveras absorberas. Darfor är SiC-halvledaranordningen vidare anpassad till en hog frekvens.
Harefter kommer ett fOrfarande for aft tillverka SiC-halvledaranordningen med namnda JFET med den tidigare namnda strukturen beskrivas. Fig. 2(a) till 4(d) är tvarsnittsvyer som visar ett fOrfarande for aft tillverka SiChalvledaranordningen med namnda JFET visad i Fig. 1. Med hanvisning till dessa ritningar kommer fOrfarandet for aft tillverka halvledaranordningen med namnda JFET visad i Fig. 1 beskrivas.
Forst, som visas i Fig. 2(a), ar det halvisolerande SiC-substratet 1 preparerat. Det halvisolerande SiC-substratet 1 tillverkas av ett fran-substrat som har en huvudyta som faststaller en franvinkel lika med eller mindre an 1 grad relativt en (0001) Si-yta eller en (000-1) C-yta.
Harefter, som visas i Fig. 2(b), bildas n'-typkanalskiktet 2 pa SiC-substratets 1 huvudyta genom epitaxiell tillvaxt. T ex har n--typkanalskiktet 2 en ntyporenhetskoncentration pa 1 x 16 cm-3 till 1 x 18 cm-3 (t ex 1 x 17 cm 3), och en tjocklek pa 0,1-1,0 p.m (t ex 0,2 pm).
I ett steg som visas i Fig. 2(c) placeras en icke illustrerande maskering tillverkad av LTO eller liknande pa n--typkanalskiktets 2 yta, och darefter är 14 537 314 maskeringen monstrad for aft bilda Oppningar vid positioner som motsvarar de dar nttypsourceregionen 3 och nttypdrainregionen 3b skall bildas. Darefter är n-typorenheten jonimplanterad for aft bilda nttypsourceregionen 3a och nttypdrainregionen 3b som vardera har n-typorenhets- koncentrationen pa 5 x 18 cm-3 till 1 x cm-3 (t ex 2 x 19och en tjocklek pa 0,1-1,0 pm (t ex 0,4 im). Maskeringen avlagsnas darefter.
I ett steg visat i Fig. 2(d), är ett motstand 10 placerat pa ytorna hos rftypkanalskiktets 2, nttypsourceregionen 3a och nttypdrainregionen 3b. Som motstandet 10 kan en organisk solvent, i vilken material andra an organiska material forvandlade till kol da de organiska materialen forangats, anvandas. T ex kan en positiv-typorganisk solvent, sasom ett i-linjefotolitogratimotstand, ett djup-UV-litogratimotstand, ett ArF-litogratimotstand, eller ett elektriskt strallitografimotstand, anvandas.
Vidare, i ett steg visat i Fig. 3(a) fOrvandlas motstandet 10 till kol, sasom genom termisk behandling vid 750°C i argonatmostar, fOr att bilda en kolmaskering 11.
I ett steg visat i Fig. 3(b), placeras en etsningsmaskering 12 tillverkad av en kiseloxidfilm eller liknande pa kolmaskeringens 11 yta.
I ett steg visat i Fig. 3(c), ar ett motstand 13 for monstring bildat pa etsningsmaskeringens 12 yta. Darefter är motstandet 13 monstrat genom fotolitografi for aft bilda en Oppning vid en position som motsvarar den dar urtagningen 2a skall bildas.
Darefter, i ett steg visat i Fig. 3(b), är etsningsmaskeringen 12 monstrat genom BHF eller liknande nyttjande motstandet 12, och sedan avlagsnas motstandet 13. [Wetter, är kolmaskeringen 11 monstrad genom en 02- 537 314 plasmateknik eller liknande som utnyttjar etsningsmaskeringen 12 som en maskering.
I ett steg visat i Fig. 4(a), är n--typkanalskiktets 2 yta delvis etsat genom en CF4-plasmateknik eller liknande nyttjande etsningsmaskeringen 12 och kolmaskeringen 11 cla maskeringarna bildar urtagningen 2a.
I ett steg visat i Fig. 4(b) avlagsnas etsningsmaskeringen 12, och darefter bildas pttypgateregionen 4 i urtagningen 2a genom selektiv epitaxiell tillvaxt nyttjande kolmaskeringen 11 som tacker ytan hos narrinda SIC. p+- typgateregionen 4 utformas aft ha en orenhetskoncentration pa 5 x 18 cm-3 till 5 x 19 cm-3 (t ex 1 x 19 cm-3) och tjockleken pa 0,1-1,0 ptrrt (t ex 0,4 p.m). I detta fall bildas p+-typgateregionen 4 inuti urtagningen 2a, och är vidare bildad pa kolmaskeringens 11 yta genom att kontinuerligt uffora epitaxiell tillvaxt.
Eftersom pttypgateregionen 4 bildas genom epitaxiell WIN/6)d relativt SiCsubstratet 1, som är tillverkat av fran-substratet med franvinkeln relativt (0001) Si-ytan eller (000-1) C-ytan, kan en facett med en (0001) yta delvis tillverkas pa pttypgateregionens 4 yta. Saledes behover pttypgateregionens 4 yta inte vara platt.
Faktum är aft det aft fOredra aft pttypgateregionens 4 yta typiskt ar en platt yta for aft underlatta gateelektrodens 5 arrangemang darpa. Dock, i ett fall dar SiC-substratets huvudyta har den tidigare namnda plana orienteringen, bildas en facett pa en ande av ytan pa p+-typgateregionen 4. I ett sadant fall kan det vara nagot svart aft anordna gateelektroden 5 pa pttypgateregionens 4 yta, i jamforelse med ett fall fOr att anordna gateelektroden 5 pa hela den platta ytan. I fOreliggande ufforingsform, eftersom gateelektrodens 4 yta utvidgas genom aft bilda den utvidgade delen kan gateelektroden 5 ufformas utan svarighet. 16 537 314 I ett steg visat i Fig. 4(c) avlagsnas kolmaskeringen 11. Saledes, eftersom kolmaskeringen 11 under p+-typgateregionens 4 utvidgade del aven avlagsnas, bildas den T-formade p+-typgateregionen 4.
Darefter, i ett steg visat i Fig. 4(d), är en icke illustrerad maskering tillverkad av en metallmaskering, en kiseloxidfilm eller liknande placerad for att tacka en region annan an de regioner dar gateelektroden 5, sourceelektroden 6 och drainelektroden 7 skall bildas. Darefter placeras de Ni-baserade metallskikten resp. de Ti-baserade metallskikten, som utgOr de forsta skikten 5a, 6a, 7a och de andra skikten 5b, 6b, 7b hos gateelektroden 5, sourceelektroden 6 och drainelektroden 7. Nar maskeringen sedan avlagsnas, aterstar de fOrsta skikten 5a, 6a, 7a och de andra skikten 5b, 6b, 7b genom bortlyftande vid regionerna dar gateelektroden 5, sourceelektroden 6 och drainelektroden 7 skall bildas.
Vidare, vilket är nodvandigt for aft minska resistansen, kan de fOrsta skikten 5a, 6a, 7a hos gateelektroden 5, sourceelektroden 6 och drainelektroden 7 behandlas termiskt till en kiselfOrening sAsom till NiSi2. Darefter bildas icke illustrerade mellanliggande isolerande filmer, skyddande filmer eller liknande. FOljaktligen kan SiC-halvledaranordningen med namnda JFET visad i Fig. 1 tillverkas.
(Andra utfOringsform) En andra utfOringsform av fOreliggande uppfinning kommer att beskrivas. En SiC-halvledaranordning enligt fOreliggande utforingsform har eft p"- typbuffertskikt som tillagg till strukturen hos den fOrsta utforingsformen. Andra strukturer liknar de hos den fOrsta utfOringsformen, och saledes kommer en skild struktur i huvudsak beskrivas. 17 537 314 Fig. 5 är en tvarsnittsvy Over SiC-halvledaranordningen med en JFET enligt fOreliggande utforingsform. Som visas i Fig. 5 bildas, i foreliggande utfOringsform, ett p--typbuffertskikt 8 med en orenhetskoncentration lagre an den hos pttypgateregionen 4 pa SiC-substratets 1 yta. n--typkanalskiktet 2 utformas pa p--typbuffertskiktets 8 yta. p--typbuffertskiktet 8 tillhandahalls for aft ytterligare motsta en hog spanning. p--typbuffertskiktet 8 har en orenhetskoncentration pa 1 x 1 016 cm-3 till 1 x 1 017cm-3 (t ex 1 x 1 016 cm-3) och en tjocklek pa 0,2-2,0 i.tm (t ex 0,4 Ilm). p--typbuffertskiktet 8 är forsett med en pttypkontaktregion 8a med en hog orenhetskoncentration. Ett urtag 9 bildas under sourceelektroden 6. Urtaget passerar genom nttypsourceregionen 3a for att exponera pttyp kontaktregionen 8a. Sourceelektroden 6 baddas in i urtaget 9 sa aft p-- typbuffertskiktet 8 ansluts till sourceelektroden 6 genom p+-typkontaktregionen for aft fixeras vid jordpotentialen.
Aven i en sadan struktur, kan liknande fOrdelar som med de fOrsta utfOringsformerna uppnas. Vidare utformas p--typbuffertskiktet 8 som tillagg till den forsta utforingsformens struktur, varvid namnda JFET vidare kan sta emot en hog spanning, i jamfOrelse med den fOrsta utfOringsformen. Dartill, eftersom p--typbuffertskiktet 8 tillhandahalls, kan radiovagen som upptrader nar namnda JFET aktiveras absorberas aven av p--typbuffertskiktet 8. Darfor är SiC-halvledaranordningen vidare anpassningsbar till en hog frekvens. For fallet ett p--typbuffertskikt 8 ar fOrefintligt, kan SiC-substratet 1 antingen vara n-typ eller p-typ. Darfor kan SiC-substratet 1 vidare latt prepareras.
SiC-halvledaranordningen med en sadan struktur kan typiskt tillverkas genom det liknande forfarandet RN* SiC-halvledaranordningen enligt den fOrsta utforingsformen. Dock behOvs, till skillnad fran den fOrsta utfOringsformen, eftersom strukturen har p--typbuffertskiktet 8, ett steg att bilda p--typbuffertskiktet 8 pa SiC-substratets 1yta, ett steg aft bilda en p+-typ 18 537 314 kontaktregion 8a genom en jonimplantering, och ett steg att etsa rf- typkanalskiktet 2 ft- aft bilda urtaget 9 innan steget aft bilda motstandet 10, utfOras.
(Tredje utfOringsform) En tredje utfOringsform av fOreliggande uppfinning kommer att beskrivas. I en SiC-halvledaranordning enligt foreliggande utfOringsform är p+- typgateregionen 4 bildad utan att bilda urtaget 2a i den fOrsta utfaringsformens struktur. Andra strukturer liknar de hos den fOrsta utfOringsformen, och en skild struktur kommer i huvudsak aft beskrivas.
Fig. 6 dr en tvarsnittsvy Over SiC-halvledaranordningen med en JFET enligt fOreliggande utfOringsform. Som visas i Fig. 6, är i fOreliggande utforingsform p+-typgateregionen 4 bildad direkt pa en aura yttersta yta hos n-- typkanalskiktet 2. Aven i en sadan struktur, kan fOrdelarna som liknar den forsta utfOringsformen uppnas. Dock, eftersom urtaget 2 inte bildas, utvidgar sig inte utarmningsskiktet fran p+-typgateregionen 4 genom urtagets 2a sidovaggar jamfOrt med den forsta utfOringsformens struktur. Darfor är utarmningsskiktets utvidgning nagot red ucerad, jamfOrt den fOrsta ufforingsformens struktur i vilken urtaget 2a bildas. Det är sagt den forsta uffbringsformens struktur är fOrdelaktig med avseende pa spanningsmotstandets forbattring.
En sadan SiC-halvledaranordning kan tillverkas pa liknande satt som den fOrsta utforingsformens SiC-halvledaranordning. Dock är det till skillnad fran den fOrsta uffOringsformen inte nadvandigt aft bilda urtaget 2a. Daftr är det inte nadvandigt att placera etsningsmaskeringen 12 pa kolmaskeringen 11. Det är inte heller nadvandigt ail utfora etsningssteget nyttjande etsningsmaskeringen 12 for aft bilda urtaget 2a.
(Fjarde utfOringsform) 19 537 314 En fjarde utfaringsform av foreliggande uppfinning kommer att beskrivas. I en SiC-halvledaranordning av foreliggande uffaringsform, är franvinkeln hos SiC-substratet 1 differentierad fran den hos SiC-substratet 1 enligt den farsta uffaringsformen. Andra strukturer är lika med dessa hos den forsta ufforingsformen, och en skild struktur kommer i huvudsak aft beskrivas.
Fig. 7 är en tvarsnittsvy Over SiC-halvledaranordningen med en JFET enligt foreliggande ufforingsform. I fareliggande ufforingsform, är franvinkeln hos SiC-substratet 1 skit-re an 1 grad och är t ex 4 eller 8 grader. Eftersom namnda JFET tillverkas nyttjande ett sadant SiC-substrat som visat i Fig. 7, är p+-typgateregionen 4 tillverkad av 4H-S1C och 3C-SiC.
Om franvinkeln hos SiC-substratet 1 bkas, kan 3C-SiC vaxa pa ytan hos (0001) facetten beroende pa eft villkor far den epitaxiella tillvaxten vid ufformning av p+-typgateregionen 4. Fig. 8 är en forstorad tvarsnittsvy far aft visa en sadan situation.
Som visas i Fig. 8, bildas rf-typkanalskiktet 2 pa SiC-substratets 1 yta, som är tillverkad av 4H-SiC fran-substratet, far aft ta Over en kristallstruktur hos SiC-substratet 1, och p+-typgateregionen 4 bildas pa rf-typkanalskiktets 2 yta. I detta fall bildas p+-typgateregionen 4 i ett hexagonmanster som tilltar i franriktningen, istallet far ett cirkulart manster, p g a anisotropin i transversell riktningstillvaxt och inverkan av stegfladestillvaxt. Saledes, fastan (0001) facetten bildas, eftersom franvinkeln är stor, bildas 3C-SiC pa (0001) facetten.
Aven i en sadan struktur, kan liknande fordelar med den farsta ufforingsformen uppnas. Vidare, nar 3C-S1C bildas pa (0001) facetten som i fareliggande ufforingsform, kan p+-typgateregionens 4 hela yta ufformas nastan platt. Darfar kan gateelektroden 5 lattare bildas pa p+-typgateregionens 4 yta. SiC-halvledaranordningen med en sadan struktur kan 537 314 tillverkas genom likartat tillverkningsforfarande fOr SiC-halvledaranordningen hos den forsta utfOringsformen, farutom aft anvanda SiC-substratet 1 med en franvinkel som är lika med eller storre an 1 grad.
Om en PN-forening bildas genom 4H-SiC och 3C-Si, som har olika kristallstrukturer, upptrader en lackstrOm. Dock, i ett fall dar kristallstrukturerna skiljer sig at i samma p+-typgateregion 4, kommer inte en lackstrom aft upptrada och inga signifikanta problem aft uppsta. Tvartom, i namnda 3CSiC, kan en orenhetsdopningsniva under den epitaxiella tillvaxten Oka, jamfort med namnda 4H-SiC eller liknande. DarfOr kan en intern resistans has p+-typgateregionen 4 minskas.
(Femte utforingsform) En femte utforingsform av fOreliggande uppfinning kommer att beskrivas. En SiC-halvledaranordning enligt foreliggande utforingsform tillhandahalls genom en kombination av element med namnda JFET-strukturer hos den forsta och tredje utfOringsformen, vilka styrs i en D-mod och en E-mod. Andra strukturer liknar den forsta och tredje utforingsformen, och strukturer skilda fr.& den forsta och tredje utforingsformen kommer i huvudsak all beskrivas.
Fig. 9 är en tvarsnittsvy Over SiC-halvledaranordningen med en JFET enligt fOreliggande utfaringsform. Som visas i Fig. 9 bildas, i SiChalvledaranordningen enligt fOreliggande utforingsform, JFET:er med skilda strukturer i samma substrat, eft (pa en hogersida i Fig. 9) med den fOrsta utforingsformens JFET-struktur och den andra (pa en vanstersida i Fig. 9) med den tredje utforingsformens JFET-struktur.
I SiC-halvledaranordningen konstruerad som ovan, verkar namnda JFET pa vanstersidan i Fig. 9 som eft element i en utarmningsmod (normalt-patyp, harefter hanvisad till som D-moden), och namnda JFET pa hOgersidan i Fig. 21 537 314 9 verkar som ett element i en forstarkningsmod (normalt-frantyp, harefter hanvisad till som E-moden).
I synnerhet, i den JFET som verkar som D-moden, aven nar gatespanningen inte appliceras pa gateelektroden 5, är rf-typkanalskiktet 2 inte helt i avnypningstillstand genom utarmningsskiktet som utstracker sig fran pi-- typgateregionen 4 mot rf-typkanalskiktet 2 (och utarmningsskiktet som utstracker sig fran SiC-substratet 1 mot ri-typkanalskiktet 2) och är saledes i ett tillstand van i kanalregionen bildas.
Darfor, nar gatespanningen inte appliceras pa gateelektroden 5, passerar en elektrisk striim mellan sourceelektroden 6 och drainelektroden 7 genom kanalregionen. Nar en negativ gatespanning appliceras pa gateelektroden 5, Okar utarmningsskiktets utvidgning. Saledes forsvinner kanalregionen i skiktet, och den elektriska strommen passerar inte mellan sourceelektroden 6 och drainelektroden 7. Pa detta satt tjanar D-modens JFET som normaltfrantypelement.
A andra sidan, i den JFET som verkar som E-moden, är, nar gatespanningen inte appliceras over gateelektroden 5, rf-typkanalskiktet 2 helt i ett avnypningstillstand p g a utarmningsskiktet som utstracker sig fran p+- typgateregionen 4 mot rf-typkanalskiktet 2 (och utarmningsskiktet utstracker sig fran SiC-substratet 1 mot ri-typkanalskiktet 2). Nar en positiv gatespanning laggs over gateelektroden 5 i ett sadant tillstand, minskas utarmningsskiktet som utstracker sig fran p+-typgateregionen 4.
Saledes bildas kanalregionen i rf-typkanalskiktet 2, och saledes passerar den elektriska strOmmen mellan sourceelektroden 6 och drainelektroden 7 genom kanalregionen. Pa detta satt tjanar E-modens JFET som normaltfrantypelement. 22 537 314 FOljaktligen kan D-moden och E-moden bildas pa samma substrat i SiChalvledaranordningen. SiC-halvledaranordningen som har den tidigare namnda strukturen är skild fran en struktur i vilken en n-kanal-MOSFET och en p-kanal-MOSFET kombineras som en CMOS, kanalrorligheten är lika mellan elementen hos D-moden och E-moden p g a elektronledning endast.
Darr& är det inte nOdvandigt att justera en area som namnda CMOS p g a skillnaden i kanalrOrligheterna, och saledes kan elementen hos D-moden och E-moden ha samma area.
SiC-halvledaranordningen med en sadan struktur kan tillverkas genom liknande tillverkningsfOrfarande som den forsta utfOringsformen. Dock, med avseende pa D-modens JFET, eftersom urtaget 2a inte bildas, uffors etsningssteget for att bilda urtaget 2a efter det att kolmaskeringen 11 monstrats och en maskering fOr att tacka D-modens JFET placerats.
(Sjatte utforingsform) En sjatte utforingsform av foreliggande uppfinning kommer att beskrivas. I en SiC-halvledaranordning enligt fOreliggande utfaringsform, ar SiC-substratet 1 ett pa-substrat utan att ha en franvinkel, istallet Mr SiChalvledaranordningens fran-substrat hos den forsta utfOringsformen. Andra strukturer liknar de hos den fOrsta utfOringsformen, och en skild struktur kommer i huvudsak beskrivas.
Fig. 10 är en tvarsnittsvy Over SiC-ledaranordningen med en JFET enligt foreliggande utfOringsform. I foreliggande utfOringsform, som SiC-substratet 1, anvands pá-substratet utan att ha en franvinkel, sAsom ett a-sidesubstrat. Darfor, som visas i Fig. 10, är ytan hos p+-typgateregionen 4 en platt yta som faststaller a-ytan utan att bilda en facett. 23 537 314 Pa detta satt kan pa-substratet nyttjas som SiC-substratet 1, i stallet for fransubstratet. I ett sadant fall, kan pttypgateregionens 4 yta vara en platt yta utan att bilda en facett. SiC-halvledaranordningen kan tillverkas genom ett liknande tillverkningsforfarande som den forsta uffOringsformens SiChalvledaranordning, fOrutom aft anvanda pa-substratet med a-ytan som SiCsubstratet 1.
Aven i ett fall dar pa-substratet anvands som foreliggande utforingsform, kan p--typbuffertskiktet 8 ufformas. Fig. 11 är en tvarsnittsvy Over SiChalvledaranordningen i ett fall dar p--typbuffertskiktet 8 bildas.
Som visas i Fig. 11 har p--typbuffertskiktet 8 en orenhetskoncentration lagre an den hos pttypgateregionen 4 ufformad pa SiC-substratets 1 yta, och rftypkanalskiktet 2 bildas pa p--typbuffertskiktets 8 yta. Dessutom är, p-- typbuffertskiktet 8 forsett med pttypkontaktregionen 8a med en hog orenhetskoncentration. pttypkontaktregionen 8a är ansluten till sourceelektroden 6 genom urtaget 9, som passerar igenom nttypsourceregionen 3a under sourceelektroden 6, for aft fixeras vid jordpotentialen.
Pa detta satt, aven i fOreliggande ufforingsforms struktur, kan p-- typbuffertskiktet 8 ufformas i likhet med den andra uffOringsformen. Saledes star SiC-halvledaranordningen emot en hog spanning. Datil, eftersom p-- typbuffertskiktet 8 bildas, absorberas en radiovag alstrad nar namnda JFET styrs. Dail& är SiC-halvledaranordningen vidare anpassad till hog frekvens.
I fallet dar pa-substratet med a-ytan anvands som SiC-substratet 1, kan p+- typgateregionen 4 konstrueras aft innefatta olika kristalls'trukturer. Fig. 12 är en tvarsnittsvy Over SiC-halvledaranordningen med en JFET i ett fall dar pi-- typgateregionen 4 ar konstruerad av olika kristallstrukturer. 24 537 314 Som visas i Fig. 12, är i p+-typgateregionen 4, en del utformad direkt ovanfor urtaget 2a tillverkad av namnda 4H-SiC, och utvidgade delar (utsvangda delar), vid vilka p+-typgateregionens 4 bredd okar, är tillverkade av 3C-SiC.
I fallet dar SiC-substratet 1 ar pa-substratet med a-ytan, kan namnda 3C-SiC vaxa i en lateral riktning av namnda 4H-SiC beroende pa ett epitaxiellt tillvaxtvillkor vid ufformning av p+-typgateregionen 4. Fig. 13 är en fOrstorad vy som visar situationen.
Som visas i Fig. 13, tar delen som star i kontakt med ri-typkanalskiktet 2 Over kristallstrukturen hos basen i en vertikal riktning, och saledes har delen, som star i kontakt med rf-typkanalskiktet 2, 4H-SiC:s kristallstruktur. Dock, med avseende pa en lateral tillvaxt i namnda 4H-SiC:s laterala riktning, vaxer 3C-SIC langs med en <0001>-riktning p g a anisotropi i den laterala tillvaxten. Pa detta satt, kan p+-typgateregionen 4 konstrueras genom de olika kristallstrukturerna.
Som beskrivet ovan, for fallet av namnda 3C-SIC, kan orenhetsdopningsnivaerna under epitaxiell tillvaxt Oka, jamfort med 4H-SiC eller liknande. Darefter kan hos p+-typgateregionens 4 interna resistans minska.
(Sjunde utfOringsform) En sjunde ufforingsform av foreliggande uppfinning kommer aft beskrivas. I en SiC-halvledaranordning enligt foreliggande utfOringsform, bildas p+- typgateregionen 4 utan aft ufforma urtaget 2a pa liknande sat som den tredje uffOringsformen, i den sjatte uffOringsformens struktur. Andra strukturer är likartade med den sjatte utfOringsformen, och en struktur skild fran den sjatte ufforingsformen kommer i huvudsak aft beskrivas. 537 314 Fig. 14 är en tvarsnittsvy over SiC-halvledaranordningen med en JFET enligt foreliggande uffaringsform. Som visas i Fig. 14, bildas, i foreliggande uffOringsform, p+-typgateregionen 4 direkt pa n--typkanalskiktets 2 aura yttersta yta. Pa detta satt kan, aven i ett fall dar pa-substratet anvands som SiC-substratet 1 i stallet for fran-substratet, p+-typgateregionen 4 bildas utan all ufforma urtaget 2a. Aven i en sadan struktur, kan fOrdelarna liknande den sjatte utfOringsformen uppnas.
(Andra ufforingsformer) Strukturen med p"-typbuffertskiktet 8 är inte begransat till SiChalvledaranordningen beskriven i den andra och sjatte uffOringsformen, utan kan nyttjas i SiC-halvledaranordningarna hos den tredje till den femte utfOringsformen och den sjunde uffOringsformen. Aven i ett sadant fall, ar p-- typbuffertskiktet 8 elektriskt ansluten till sourceelektroden 6 genom p+- typkontaktregionen 8 och urtaget 9, och saledes ansluten till jordpotentialen.
Namnda n-typkanal-JFET, som har tf-typkanalskiktet 2 som kanalen, exemplifieras i vardera av de ovan namnda utfOringsformerna. Alternativt kan fOreliggande uppfinning anvandas i en p-typkanal-JFET genom att reversera n-typen och t-typen i var och en av utfOringsformerna ovan.
SiC-substratet 1 är tillverkat av 4H-S1C i var och en av utfaringsformerna ovan. Alternativt kan SiC-substratet 1 tillverkas av Wagon annan kristallstruktur, sasom 6H-SiC. I beskrivningen ovan bildas p+- typgateregionen 4 all ha samma kristallstruktur som basen genom all ta Over SiC-substratets 1 kristallstruktur (ni-typkanalskiktet 2). Alternativt kan det epitaxiella tillvaxtvillkoret justeras sa all p+-typgateregionen 4 har en kristallstruktur skild fran den has SiC-substratet 1. T ex kan p+- typgateregionen 4 tillverkat av 3C-SiC utformas ovanfor SiC-substratet 1 (rftypkanalskiktet 2) tillverkat av 6H-SiC. I ett sadant fall, kan p- 26 537 314 typgateregionens 4 orenhetsdopningsnivaer Oka, och saledes kan p+- typgateregionens 4 resistans minskas.
Var och en av gateelektroden 5, soruceelektroden 6 och drainelektroden 7 är konstruerade i treskiktstrukturer, som exempelvis är tillverkade av metallskikt innefattande Ni-basmetallskikt, Ti-basmetallskikt och Al- eller Aubasmetallskikt. Dock, strukturen är endast ett exempel. T ex, kan var och en av gateelektroden 5, sourceelektroden 6 och drainelektroden 7 konstrueras genom en flerskiktstruktur, sasom NifTi/Mo/Au, Ti/Mo/Ni/Au, Ti/Mo/Ni, Ti/Mo, Ni/Mo, dar var och en är lagda i skikt i denna ordning fran botten, eller av en en-skiktstruktur, endast genom Ti eller Ni. Det fOrsta skiktet 5a, 6a, 7a silicideras till metallkiselfOreningen. Alternativt kan det forsta skiktet 5a, 6a, 7a karbidiseras till en metallkarbid kir aft minska resistansen. I bada fallen kan, eftersom delen som star i kontakt med p+- typgateregionen 4 är metallkiselfOreningen eller metallkarbiden, en kontaktdel mellan det fOrsta skiktet 5a och p+-typgateregionen 4 kan silicideras eller karbidiceras pa eft sjdIvinriktande satt.
I utfOringsformerna ovan, är SiC-halvledaranordningen exemplifierad som halvledaranordningen. Dock kan fOreliggande uppfinning nyttjas vid en halvledaranordning nyttjande Si. Vidare kan fareliggande uppfinning nyttjas pa nagra andra bredbandgapshalvledaranordningar, sasom en halvledaranordning nyttjande GaN, diamant, AIN, eller liknande.
Ytterligare fordelar och modifieringar kommer iatt aft inses av fackmannen. Uppfinningen är darfor i ett bredare perspektiv inte begransad till specifika detaljer, anordningar och illustrativa exempel visade och beskrivna.
Det bOr noteras aft for aft representera en kristallorientering, fastan ett streck (-) bOr sattas ovan ett Onskat nummer, är strecket placerat fOre det Onskade numret i denna specifikation eftersom det finns en begransning av uttrycken p g a aft en persondator nyttjas. 27

Claims (19)

537 314 PATE NTKRAV
1. Halvledaranordning med en falteffekttransistor av junctiontyp som innefattar: ett substrat (1) tillverkat av ett halvledarmaterial och med en huvudyta; ett första konduktivitetstypkanalskikt (2) tillverkat av ett forsta konduktivitetstyphalvledarmaterial och anordnat p5 substratets (1) huvudyta genom epitaxiell tillvaxt; enfa rstakonduktivitetstypsourceregion(3a)ochenforsta konduktivitetstypdrainregion (3b) anordnade i en ytskiktsdel has kanalskiktet (2) vid positioner placerade med avst5nd fra'n varandra, och varvid vardera har en orenhetskoncentration hogre an den has kanalskiktet (2); en andra konduktivitetstypgateregion (4) anordnad p5 en yta has kanalskiktet (2) och vid en position mellan sourceregionen (3a) och drainregionen (3b) och placerade med avst8nd fr8n sourceregionen (3a) och drainregionen (3b), kannetecknad av att gateregionen (4) innefattar en utvidgad del med en bredd storre an en bredd has en del som st5r i kontakt med kanalskiktet (2), varvid den utvidgade delen är placerad med avstAnd frAn kanalskiktets (2) yta; en gateelektrod (5) anordnad pa gateregionen (4) och elektriskt ansluten till gateregionen (4); en sourceelektrod (6) elektriskt ansluten till sourceregionen (3a); och en drainelektrod (7) elektriskt ansluten till drainregionen (3b), varvid halvledarmaterialet är kiselkarbid, substratet (1) är ett kiselkarbidsubstrat, gateregionen (4) är konfigurerad sa att atminstone delen som har kontakt med kanalskiktet (2) är tillverkat av kiselkarbid som har en kristallstruktur som den for kiselkarbidsubstratet (1).
2. Halvledaranordning enligt krav 1, varvid ett urtag (2a) ar bildat pa kanalskiktets (2) yta, och gateregionen (4) är anordnad i urtaget (2a).
3. Halvledaranordning enligt krav 2, varvid falteffekttransistorn av junctiontyp, i vilken gateregionen (4) är anordnad i urtaget (2a), utgor en falteffekttransistor av junctiontyp for en forstarkningsmod, varvid halvledaranordningen vidare har en falteffekttransistor av junctiontyp for en utarmningsmod i vilken gateregionen (4) är anordnad direkt p 28 537 314 kanalskikets (2) yta, varvid falteffekttransistorn av junctiontyp for forstarkningsmoden och falteffekttransistorn av junctiontyp for utarmningsmoden delar substratet (1).
4. Halvledaranordning enligt krav 1, varvid hela gateregionen (4) är tillverkad av kiselkarbiden med samma kristallstruktur som den hos kiselkarbidsubstratet.
5. Halvledaranordning enligt krav 4, varvid kiselkarbidsubstratet (1) är ett fran-substrat som har en huvudyta som faststaller en franvinkel lika med eller mindre an 1 grad relativt en Si-yta eller en C-yta, och en yta hos gateregionens 4 utvidgade del har en (0001) facett.
6. Halvledaranordning enligt krav 4, varvid kiselkarbidsubstratet (1) är ett pa-substrat som har en huvudyta som faststaller en a-yta, och gateregionen (4) har en platt yta som faststaller en a-yta.
7. Halvledaranordning enligt krav 1, varvid gateregionen (4) är konfigurerad sa att delen som star i kontakt med kanalskiktet (2) är tillverkad av kiselkarbiden med samma kristallstruktur som den hos kiselkarbidsubstratet (1), och atminstone en del has den utvidgade delen är tillverkad av en kiselkarbid med en kristallstruktur som är skild Iran den has kiselkarbidsubstratet (1).
8. Halvledaranordning enligt krav 7, varvid kiselkarbidsubstratet (1) är ett fran-substrat som har en huvudyta som faststaller en franvinkel storre an 1 grad relativt en Si-yta eller en C-yta, och gateregionen (4) är konfigurerad sa att en yta has delen med kristall- strukturen samma som den has kiselkarbidsubstratet (1) har en (0001) facett, och delen tillverkad av kiselkarbiden som har kristallstrukturen skild fran den hos kiselkarbidsubstratet (1) är tillverkad av 3C-SiC och utformas pa (0001) facetten.
9. Halvledaranordning enligt krav 7, varvid kiselkarbidsubstratet (1) är ett pa-substrat som har en huvudyta som faststaller en a-yta, och gateregionen (4) är konfigurerad sa att delen som star i kontakt med kanalskiktet (2) tar over kristallstrukturen hos kiselkarbidsubstratet (1) i en vertikal riktning, och den utvidgade delen är tillverkad av 3C-SiC. 29 537 314
10. Halvledaranordning enligt n5got av kraven 4-9, varvid kiselkarbid-substratet (1) tillverkas av en halvisolerande kiselkarbid med en specifik resistans p5 1 x 0 cm till 1 x 11 0 cm.
11. Halvledaranordning enligt n5got av kraven 4-9, varvid falteffekt-transistorn av junctiontyp vidare innefattar ett andra konduktivitetstypbuffertskikt (8) med en orenhetskoncentration lagre an den hos gateregionen (4) mellan kiselkarbidsubstratet (1) och kanalskiktet (2).
12. Halvledaranordning enligt krav 11, varvid buffertskiktet (8) är forsett med en andra konduktivitetstypkontaktregion (8a) med en koncentration hogre an den hos buffertskiktet (8), och sourceelektroden (6) är aven bildad i ett urtag (9) som passerar igenom sourceregionen (3a) s5 att buffertskiktet (8) och sourceelektroden (6) är elektriskt anslutna till varandra genom kontaktregionen (8a).
13. Forfarande for att tillverka en halvledaranordning med en falteffekttransistor av junctiontyp, som innefattar: ett steg att bilda ett forsta konduktivitetstypkanalskikt (2) med en forsta konduktivitetstyphalvledare p5 en huvudyta av ett substrat (1), som är tillverkat av ett halvledarmaterial, genom epitaxiell tillvaxt; ett steg att bilda en forsta konduktivitetstypsourceregion (3a) och en forsta konduktivitetstypdrainregion (3b) i en ytskiktdel has kanalskiktet (2) vid positioner placerade med avst5nd fr5n varandra, varvid sourceregionen (3a) och drainregionen (3b) vardera har en orenhetskoncentration hogre an det hos kanalskiktet (2); ett steg att anordna en kolmaskering (11) pa kanalskiktets (2) yta varvid kolmaskeringen (11) har en oppning vid en position som motsvarar den dar andra konduktivitetstypgateregionen (4) skall bildas; ett steg att bilda den andra konduktivitetstypgateregionen (4) p5 kanalskiktet (2) genom epitaxiell tillvaxt nyttjande kolmaskeringen (11), s5 att gateregionen (4) \taxer till i en lateral riktning upp till en position ovanfor kolmaskeringen (11) for att bilda en utvidgad del med en bredd storre an en del som stAr i kontakt med kanalskiktet (2), kannetecknat av gateregionen (4) bildas p5 kanalskiktet (2) vid en position mellan sourceregionen 537 314 (3a) och drainregionen (3b) och Jr placerade med avst5nd fr5n sourceregionen (3a) och drainregionen (3b), ett steg att avlagsna kolmaskeringen (11) sa att den utvidgade delen av gateregionen (4) Jr placerad med avst5nd fr5n kanalskiktets (2) yta; och ett steg att bilda en gateelektrod (5) p5 gateregionen (4) elektriskt ansluten till gateregionen (4), en sourceelektrod (6) elektriskt ansluten till sourceregionen (3a) och en drainelektrod (7) elektriskt ansluten till drainregionen (3b).
14. Forfarande enligt krav 13, som vidare innefattar ett steg att bilda ett urtag (2a) p5 kanalskiktets (2) yta och vid en position som motsvarar den dar gateregionen (4) skall utformas, varvid i steget att bilda gateregionen (4) genom epitaxiell tillvaxt, bildas gateregionen (4) i kanalskiktets (2) urtag (2a).
15. Forfarande enligt krav 14, som vidare innefattar: ett steg att placera en resistor (10) p5 kanalskiktets (2) yta; ett steg att forvandla resistorn (10) till kol, och darigenom bilda kolmaskeringen ett steg att placera en etsningsmaskering (12) p5 kolmaskeringens (11) yta; ett steg att monstra etsningsmaskeringen (12) for att bilda en oppning i en position som motsvarar den dar gateregionen (4) skall bildas; ett steg att bilda kolmaskeringens (11) oppning nyttjande etsningsmaskeringen (12); ett steg att etsa kanalskiktets (2) yta genom oppningarna i etsningsmaskeringen (12) och kolmaskeringen (11), och darigenom bilda urtaget (2a); ett steg att avlagsna etsningsmaskeringen (12); och ett steg att bilda gateregionen (4) i urtaget (2a) nyttjande kolmaskeringen (11).
16. Forfarande enligt n5got av kraven 13-15, varvid substratet (1) är ett kiselkarbidsubstrat (1) tillverkat av ett frAn-substrat som har en huvudyta som faststaller en frAnvinkel lika med eller mindre an 1 grad relativt en SiC-yta eller en C-yta, och i steget att bilda gateregionen (4) utformas den utvidgade delen att ha en (0001) facett p5 ytan genom tillvaxt i den laterala riktningen. 31 537 314
17. F6rfarande enligt n5got av kraven 13-15, varvid substratet (1) är ett kiselkarbidsubstrat tillverkat av ett frAn-substrat som har en huvudyta som faststaller en fr5nvinkel lika med eller mindre an 1 grad relativt en SiC-yta eller en C-yta, och i steget att bilda gateregionen (4) utformas den utvidgade delen att ha en (0001) facett p5 ytan, och 3C- SiC bildas p5 (0001) facetten genom tillvaxten i den laterala riktningen.
18. Forfarande enligt n5got av kraven 13-15, varvid substratet (1) är ett kiselkarbidsubstrat tillverkat av ett p5-substrat som ha r en huvudyta som faststaller en a-yta utan att ha en frAnvinkel; och i steget att bilda gateregionen (4) är den utvidgade delen tillverkad av 3C-SIC genom tillvaxten i den laterala riktningen. 32 537 314 1 /1 0
SE1150081A 2010-02-05 2011-02-04 Halvledaranordning och förfarande för att tillverka densamma SE537314C2 (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010024477A JP5499744B2 (ja) 2010-02-05 2010-02-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
SE1150081A1 SE1150081A1 (sv) 2011-08-06
SE537314C2 true SE537314C2 (sv) 2015-04-07

Family

ID=44514284

Family Applications (1)

Application Number Title Priority Date Filing Date
SE1150081A SE537314C2 (sv) 2010-02-05 2011-02-04 Halvledaranordning och förfarande för att tillverka densamma

Country Status (2)

Country Link
JP (1) JP5499744B2 (sv)
SE (1) SE537314C2 (sv)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3182460A1 (en) * 2015-12-18 2017-06-21 IMEC vzw Method of fabricating an enhancement mode group iii-nitride hemt device and a group iii-nitride structure fabricated thereof
CN110098110B (zh) * 2019-05-10 2021-08-13 上海瞻芯电子科技有限公司 半导体器件及其形成方法
CN110600366B (zh) * 2019-09-20 2021-06-18 西安交通大学 (100)晶向金刚石n沟道结型场效应晶体管及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127684A (ja) * 1984-07-18 1986-02-07 Sony Corp 接合ゲ−ト型電界効果トランジスタ
JPS61101082A (ja) * 1984-10-24 1986-05-19 Hitachi Ltd 半導体装置の製造方法
JPH01150366A (ja) * 1987-12-07 1989-06-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0855861A (ja) * 1994-08-12 1996-02-27 Mitsubishi Electric Corp 電界効果トランジスタ、及びその製造方法
JP2000195871A (ja) * 1998-12-28 2000-07-14 Sony Corp 半導体装置とその製造方法
JP2002280394A (ja) * 2001-03-21 2002-09-27 Nippon Steel Corp 電界効果トランジスタ
JP2007027594A (ja) * 2005-07-21 2007-02-01 Nec Electronics Corp 電界効果トランジスタ
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
US7560325B1 (en) * 2008-04-14 2009-07-14 Semisouth Laboratories, Inc. Methods of making lateral junction field effect transistors using selective epitaxial growth

Also Published As

Publication number Publication date
JP2011165763A (ja) 2011-08-25
SE1150081A1 (sv) 2011-08-06
JP5499744B2 (ja) 2014-05-21

Similar Documents

Publication Publication Date Title
Hu et al. Lateral $\beta $-Ga 2 O 3 Schottky Barrier Diode on Sapphire Substrate With Reverse Blocking Voltage of 1.7 kV
Chabak et al. Recessed-Gate Enhancement-Mode $\beta $-Ga2O3 MOSFETs
JP7259215B2 (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
Pham et al. Deep-depletion mode boron-doped monocrystalline diamond metal oxide semiconductor field effect transistor
US10229978B2 (en) Semiconductor device and manufacturing method thereof
US8680580B2 (en) Field effect transistor and process for manufacturing same
EP1905097B1 (en) Nitride-based transistors and fabrication methods with an etch stop layer
Zhang et al. Kilovolt AlGaN/GaN HEMTs as switching devices
US11908927B2 (en) Nitride semiconductor device
JP6145895B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
US20060145189A1 (en) III-nitride power semiconductor with a field relaxation feature
KR20140142147A (ko) 반도체장치 및 반도체장치의 제조방법
US20110133211A1 (en) Semiconductor device and method of manufacturing the same
CN105027294A (zh) 石墨烯异质结构场效应晶体管
WO2020213291A1 (ja) 窒化物半導体装置およびその製造方法
US10943999B2 (en) Field effect transistor and process of forming the same
SE537314C2 (sv) Halvledaranordning och förfarande för att tillverka densamma
JP7097708B2 (ja) 窒化物半導体装置
WO2012008141A1 (ja) 電界効果トランジスタ
Xiao et al. Novel 2000 V normally-off MOS-HEMTs using AlN/GaN superlattice channel
WO2007081807A2 (en) Iii-nitride power semiconductor with a field relaxation feature
US20110186861A1 (en) Semiconductor device and method of manufacturing the same
WO2022190414A1 (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
US8350293B2 (en) Field effect transistor and method of manufacturing the same
Zhu et al. High-performance normally-off tri-gate GaN power MOSFETs

Legal Events

Date Code Title Description
NUG Patent has lapsed