CN110098110B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN110098110B CN110098110B CN201910388321.6A CN201910388321A CN110098110B CN 110098110 B CN110098110 B CN 110098110B CN 201910388321 A CN201910388321 A CN 201910388321A CN 110098110 B CN110098110 B CN 110098110B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- region
- semiconductor device
- forming
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000005468 ion implantation Methods 0.000 claims abstract description 47
- 238000002347 injection Methods 0.000 claims abstract description 44
- 239000007924 injection Substances 0.000 claims abstract description 44
- 210000000746 body region Anatomy 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 238000002513 implantation Methods 0.000 claims abstract description 23
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 22
- 238000001259 photo etching Methods 0.000 claims abstract description 12
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 239000007943 implant Substances 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- -1 nitrogen ions Chemical class 0.000 claims description 12
- 230000002596 correlated effect Effects 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本公开涉及半导体器件及其形成方法，所述方法包括：在碳化硅外延层形成第一介质层；通过第一介质层对碳化硅外延层进行第一剂量及第一能量的第一离子注入，形成半导体器件的结型场效应晶体管JFET注入区域；通过第一介质层及JFET注入区域形成半导体器件的体区域及源区域；在第一介质层上依次形成第二介质层及光刻胶层；对光刻胶层及第二介质层进行光刻处理，形成P型延伸PET注入区域；通过PET注入区域进行第二剂量及第二能量的第二离子注入，形成半导体器件的PET区域；利用JFET注入区域、体区域、源区域及PET区域形成半导体器件。本公开可以减少形成半导体器件的工艺流程，节约制造半导体器件的成本。
Description
技术领域
本公开涉及半导体工艺技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
高压大电流半导体器件(例如垂直双扩散金属氧化物晶体管VDMOS和横向扩散金属氧化物晶体管LDMOS)因其优异的性能被大量应用在工业生产中，然而，相关技术生产高压大电流半导体器件的工艺流程复杂，工艺层次较多，复杂的工艺流程、较多的工艺层次导致了目前高压大电流半导体器件的制造成本过高。
发明内容
有鉴于此，本公开提出了一种半导体器件的形成方法，所述方法包括：
在碳化硅外延层形成第一介质层；
通过所述第一介质层对碳化硅外延层进行第一剂量及第一能量的第一离子注入，形成半导体器件的结型场效应晶体管JFET注入区域；
通过所述第一介质层及所述JFET注入区域形成半导体器件的体区域及源区域；
在所述第一介质层上依次形成第二介质层及光刻胶层；
对所述光刻胶层及所述第二介质层进行光刻处理，形成P型延伸PET注入区域；
通过所述PET注入区域进行第二剂量及第二能量的第二离子注入，形成半导体器件的PET区域，其中，所述第二剂量与所述第一剂量的大小正相关，所述第二能量与所述第一能量的大小正相关；
利用所述JFET注入区域、体区域、源区域及PET区域形成所述半导体器件。
在一种可能的实施方式中，所述第一离子注入与所述第二离子注入中的离子的种类不同。
在一种可能的实施方式中，所述第一离子注入的离子为N型离子，所述第二离子注入中的离子为P型离子。
在一种可能的实施方式中，所述第一离子注入中的离子包括氮离子或磷离子，所述第二离子注入中的离子包括铝离子或硼离子。
在一种可能的实施方式中，所述第一剂量为1E12cm-2～3E13cm-2，所述第一能量为200keV～1000keV；所述第二剂量为5E12cm-2～5E13cm-2，所述第二能量为200keV～1000keV。
在一种可能的实施方式中，所述第一介质层为二氧化硅或氮化硅，所述第一介质层的厚度为
在一种可能的实施方式中，所述第二介质层为二氧化硅或氮化硅，所述第二介质层的厚度为
所述光刻胶层的厚度为2μm～6μm。
在一种可能的实施方式中，所述半导体器件包括碳化硅垂直双扩散金属氧化物晶体管VDMOS或碳化硅横向扩散金属氧化物晶体管LDMOS。
在一种可能的实施方式中，所述通过所述第一介质层及所述JFET注入区域形成半导体器件的体区域及源区域，包括：
在所述第一介质层上形成第三介质层；
对所述第三介质层进行刻蚀处理，形成第一注入区域；
对所述第一注入区域进行第三离子注入处理，以通过所述JFET注入区域在所述外延层中形成掺杂区域；
在所述第三介质层上依次生成第四介质层和第五介质层；
对所述第五介质层进行边墙刻蚀处理，形成第二注入区域；
对所述第二注入区域进行第四离子注入处理，在所述外延层中形成半导体器件的源区域以及体区域，其中，所述体区域包括所述掺杂区域中除所述源区域之外的区域。
根据本公开的另一方面，提出了一种半导体器件，所述半导体器件是根据所述方法形成的。
通过以上方法，本公开能够在碳化硅外延层上形成第一介质层，并通过第一介质层进行第一离子注入，形成JFET注入区域，通过第一介质层、JFET注入区域形成体区域、源区域，并在第一介质层上形成第二介质层及光刻胶层，通过对光刻胶层及第二介质层进行光刻处理，形成PET注入区域，并对PET注入区域进行第二离子注入，形成PET区域，进而利用JFET注入区域、体区域、源区域及PET区域形成所述半导体器件，从而减少形成半导体器件的工艺流程，节约制造半导体器件的成本。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1示出了根据本公开一实施方式的半导体器件的形成方法的流程图。
图2a-图2d示出了根据本公开一实施方式的半导体器件的工艺流程的示意图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
请参阅图1，图1示出了根据本公开一实施方式的半导体器件的形成方法的流程图。
如图1所示，所述方法包括：
步骤S110，在碳化硅外延层形成第一介质层；
步骤S120，通过所述第一介质层对碳化硅外延层进行第一剂量及第一能量的第一离子注入，形成半导体器件的结型场效应晶体管JFET注入区域；
步骤S130，通过所述第一介质层及所述JFET注入区域形成半导体器件的体区域及源区域；
步骤S140，在所述第一介质层上依次形成第二介质层及光刻胶层；
步骤S150，对所述光刻胶层及所述第二介质层进行光刻处理，形成P型延伸PET注入区域；
步骤S160，通过所述PET注入区域进行第二剂量及第二能量的第二离子注入，形成半导体器件的PET区域，其中，所述第二剂量与所述第一剂量的大小正相关，所述第二能量与所述第一能量的大小正相关；
步骤S170，利用所述JFET注入区域、体区域、源区域及PET区域形成所述半导体器件。
通过以上方法，本公开能够在碳化硅外延层上形成第一介质层，并通过第一介质层进行第一离子注入，形成JFET注入区域，通过第一介质层、JFET注入区域形成体区域、源区域，并在第一介质层上形成第二介质层及光刻胶层，通过对光刻胶层及第二介质层进行光刻处理，形成PET注入区域，并对PET注入区域进行第二离子注入，形成PET区域，进而利用JFET注入区域、体区域、源区域及PET区域形成所述半导体器件，从而减少形成半导体器件的工艺流程，节约制造半导体器件的成本。
举例来说，待形成的半导体器件可包括垂直双扩散金属氧化物晶体管VDMOS或横向扩散金属氧化物晶体管LDMOS等电压控制型MOS器件。此类MOS器件可在合适的栅极电压的控制下，在器件的源极和漏极之间形成导电沟道，实现源极和漏极之间的电流垂直流动。此外带形成的半导体器件也可以包括各种沟槽MOSFET。
在一种可能的实施方式中，所述第一离子注入与所述第二离子注入中的离子的种类可以不同。
请参阅图2a-图2d，图2a-图2d示出了根据本公开一实施方式的半导体器件的工艺流程的示意图。
在一种可能的实现方式中，可首先准备半导体器件的衬底，在衬底上可以生长外延层，或直接将衬底作为外延层。并且，可根据半导体器件的类型而采用N型衬底或P型衬底，对此，本公开不做限制。
在一种可能的实现方式中，如图2a所示，根据步骤S110“在碳化硅外延层形成第一介质层”，可以在碳化硅外延层21上生成第一介质层22。第一介质层22可包括二氧化硅或氮化硅，其厚度可为20nm-100nm
例如，第一介质层的厚度可为
所述第一介质层22可以作为掩蔽层，以在后续工艺流程中保护碳化硅外延层。
在一种可能的实施方式中，如图2b所示，根据步骤S120“通过所述第一介质层对碳化硅外延层进行第一剂量及第一能量的第一离子注入，形成半导体器件的结型场效应晶体管JFET注入区域”，可以通过第一介质层22对碳化硅外延层21进行第一离子注入。
在一种可能的实施方式中，所述第一剂量可以为1E12cm-2～3E13cm-2，所述第一能量可以为200keV～1000keV，在一个示例中，所述第一剂量可以为2E12cm-2，所述第一能量可以为500keV。通过对碳化硅外延层注入所述第一剂量、第一能量的离子，可以增加半导体器件的击穿电压，从而提高半导体器件的性能。
在一种可能的实施方式中，所述第一离子注入的离子可以为N型离子，在一个示例中，所述第一离子注入中的离子可以包括氮离子或磷离子。
本公开不需在第一介质层22上通过涂覆光刻胶，对光刻胶进行光刻处理形成特定注入区域后再对特定注入区域进行离子注入，以形成JFET注入区域，而是直接通过第一介质层22进行全片(大面积)注入，从而形成JFET注入区域。由于本公开省略了光刻工艺及相关工艺，可以使得制造半导体器件的工艺流程简单化，降低了半导体器件的生产成本。
在一种可能的实施方式中，如图2c所示，根据步骤S130“通过所述第一介质层及所述JFET注入区域形成半导体器件的体区域及源区域”，本公开可以形成半导体器件的体区域24和源区域25。
本公开形成半导体器件的体区域及源区域的方法可以有多种，例如，在一种可能的实施方式中，步骤S130“通过所述第一介质层及所述JFET注入区域形成半导体器件的体区域及源区域”可以包括：
在所述第一介质层上形成第三介质层；
对所述第三介质层进行刻蚀处理，形成第一注入区域；
对所述第一注入区域进行第三离子注入处理，以通过所述JFET注入区域在所述外延层中形成掺杂区域；
在所述第三介质层上依次生成第四介质层和第五介质层；
对所述第五介质层进行边墙刻蚀处理，形成第二注入区域；
对所述第二注入区域进行第四离子注入处理，在所述外延层中形成半导体器件的源区域25以及体区域24，其中，所述体区域包括所述掺杂区域中除所述源区域之外的区域。
根据本公开的实施例，能够在碳化硅外延层形成第一注入区域并进行第三离子注入，在注入后的碳化硅外延层上生成介质层，对介质层进行边墙刻蚀以形成第二注入区域，并对第二注入区域进行第四离子注入，在外延层中形成半导体器件的源区域以及体区域，从而准确控制源区域及体区域，进而准确控制器件的沟道长度，提高MOS器件的性能。
在一种可能的实施方式中，第三介质层可例包括多晶硅，其厚度可为0.2μm-2μm，例如，第三介质层的厚度可为0.8μm。
在一种可能的实施方式中，对第三介质层的刻蚀处理过程可采用常规的光刻及刻蚀方式。例如，可在第三介质层上涂覆光刻胶，根据预先设定的图形对光刻胶进行曝光及显影处理，通过干法刻蚀或湿法刻蚀方式刻蚀所述第三介质层，并在刻蚀完成后移除光刻胶。本公开对第三介质层的具体刻蚀处理方式不作限制。
用于第三离子注入的离子类型可与外延层21的掺杂类型不同，例如当外延层21为N型外延层时，第三离子注入的离子可为P型离子；当外延层21为P型外延层时，第三离子注入的离子可为N型离子。应当理解，掺杂区域的深度可根据实际需要进行设定，本公开对此不作限制。
在一种可能的实现方式中，第四介质层可包括二氧化硅或氮化硅，其厚度可为10nm-200nm
例如，第四介质层的厚度可为
第五介质层可例包括多晶硅，其厚度可为0.2μm-2μm，例如，第五介质层的厚度可为0.8μm。
在一种可能的实现方式中，用于第四离子注入的离子类型可与掺杂区域的掺杂类型不同，而与外延层21的掺杂类型相同，例如当外延层21为N型外延层时，第三离子注入的离子可为P型离子，第四离子注入的离子可为N型离子；当外延层21为P型外延层时，第三离子注入的离子可为N型离子，第四离子注入的离子可为P型离子。源区域的深度可小于掺杂区域的深度。应当理解，源区域的具体深度可根据实际需要进行设定，本公开对此不作限制。
通过这种方式，可以形成半导体器件的源区域以及体区域。其中，可由边墙的宽度(刻蚀后的第四介质层在所述第一注入区域上的水平宽度)控制体区域的宽度，进而控制半导体器件的沟道长度，使得器件的生产过程易于控制，从而能够使生成的半导体器件(MOSFET)性能稳定。
当然，以上描述是示例性的，本领域技术人员还可以通过出边墙刻蚀外的其他方法形成体区域及源区域，例如，可以通过热氧化法，对此，本公开不做限制。
在形成体区域24及源区域25后，可以将第三介质层、第四介质层去除。
在一种可能的实施方式中，如图2d所示，根据步骤S140“在所述第一介质层上依次形成第二介质层及光刻胶层”，可以在第一介质层上形成第二介质层(未示出)及光刻胶层28。
并根据步骤S150对所述光刻胶层28及所述第二介质层进行光刻处理，形成P型延伸PET注入区域26；
步骤S160通过所述PET注入区域进行第二剂量及第二能量的第二离子注入，形成半导体器件的PET区域27，其中，所述第二剂量与所述第一剂量的大小正相关，所述第二能量与所述第一能量的大小正相关。
在一种可能的实施方式中，步骤S150对光刻胶层28及第二介质层进行光刻处理可以包括：根据预先设定的图形对光刻胶进行曝光及显影处理，通过干法刻蚀或湿法刻蚀方式刻蚀所述第二介质层，并在刻蚀完成后移除光刻胶。当然，以上描述是示例性的，本公开对具体光刻处理方式不作限制。
在一种可能的实施方式中，所述第二介质层可以为二氧化硅或氮化硅，所述第二介质层的厚度可以为
所述光刻胶层的厚度可以为2μm～6μm。
在一种可能的实施方式中，所述第二离子注入中的离子可以为P型离子。
在一种可能的实施方式中，所述第二离子注入中的离子可以包括铝离子或硼离子。
在一种可能的实施方式中，第二剂量可以大于第一剂量，第二能量可以大于第一能量。
在一种可能的实施方式中所述第二剂量可以为5E12cm-2～5E13cm-2，所述第二能量可以为200keV～1000keV。
本公开通过以上方法形成PET区域27，可以提高半导体器件的击穿电压(大于600V)，以保护半导体器件。并且，通过选择第二离子注入时的离子的剂量、能量与第一离子注入时的离子的剂量、能量正相关，可以保证半导体器件的净掺杂浓度在需要的标准，从而可以保证可以直接进行第一离子注入以形成JFET区域，减少工艺流程，从而降低成本，并提高器件的击穿电压。
在一种可能的实施方式中，步骤S170利用所述JFET注入区域、体区域、源区域及PET区域形成所述半导体器件，可以包括：
通过光刻和注入等工艺形成P+层；通过常规工艺形成碳膜，并进行高温退火；通过常规工艺生长栅氧化层；通过常规工艺淀积多晶并进行掺杂，形成多晶层；通过光刻和刻蚀等工艺形成多晶栅；通过常规工艺形成欧姆接触；通过溅射、光刻和刻蚀等工艺形成金属层；通过淀积、光刻和刻蚀等工艺形成钝化层。
应该说明的是，步骤S170包括的各个步骤可以通过相关技术中的工艺实现，对步骤S170中各个步骤的具体实现方式，本公开不做限制。
当然，以上描述是示例性的，并不用于穷举形成半导体器件的所有工艺流程。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (9)
1.一种半导体器件的形成方法，其特征在于，所述方法包括：
在碳化硅外延层形成第一介质层；
通过所述第一介质层对碳化硅外延层进行第一剂量及第一能量的第一离子注入，形成半导体器件的结型场效应晶体管JFET注入区域，所述第一离子注入的方式为全片注入；
通过所述第一介质层及所述JFET注入区域形成半导体器件的体区域及源区域；
在所述第一介质层上依次形成第二介质层及光刻胶层；
对所述光刻胶层及所述第二介质层进行光刻处理，形成P型延伸PET注入区域；
通过所述PET注入区域进行第二剂量及第二能量的第二离子注入，形成半导体器件的PET区域，其中，所述第二剂量与所述第一剂量的大小正相关，所述第二能量与所述第一能量的大小正相关；
利用所述JFET注入区域、体区域、源区域及PET区域形成所述半导体器件，
其中，所述第一剂量为1E12 cm-2～3E13 cm-2，所述第一能量为200keV～1000keV；所述第二剂量为5E12 cm-2～5E13 cm-2，所述第二能量为200keV～1000keV。
2.根据权利要求1所述的方法，其特征在于，所述第一离子注入与所述第二离子注入中的离子的种类不同。
3.根据权利要求2所述的方法，其特征在于，所述第一离子注入的离子为N型离子，所述第二离子注入中的离子为P型离子。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述第一离子注入中的离子包括氮离子或磷离子，所述第二离子注入中的离子包括铝离子或硼离子。
5.根据权利要求1所述的方法，其特征在于，所述第一介质层为二氧化硅或氮化硅，所述第一介质层的厚度为
6.根据权利要求1所述的方法，其特征在于，所述第二介质层为二氧化硅或氮化硅，所述第二介质层的厚度为
所述光刻胶层的厚度为2μm～6μm。
7.根据权利要求1所述的方法，其特征在于，所述半导体器件包括碳化硅垂直双扩散金属氧化物晶体管VDMOS或碳化硅横向扩散金属氧化物晶体管LDMOS。
8.根据权利要求1所述的方法，其特征在于，所述通过所述第一介质层及所述JFET注入区域形成半导体器件的体区域及源区域，包括：
在所述第一介质层上形成第三介质层；
对所述第三介质层进行刻蚀处理，形成第一注入区域；
对所述第一注入区域进行第三离子注入处理，以通过所述JFET注入区域在所述外延层中形成掺杂区域；
在所述第三介质层上依次生成第四介质层和第五介质层；
对所述第五介质层进行边墙刻蚀处理，形成第二注入区域；
对所述第二注入区域进行第四离子注入处理，在所述外延层中形成半导体器件的源区域以及体区域，其中，所述体区域包括所述掺杂区域中除所述源区域之外的区域。
9.一种半导体器件，其特征在于，所述半导体器件是根据权利要求1-8中任意一项所述的方法形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910388321.6A CN110098110B (zh) | 2019-05-10 | 2019-05-10 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910388321.6A CN110098110B (zh) | 2019-05-10 | 2019-05-10 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110098110A CN110098110A (zh) | 2019-08-06 |
| CN110098110B true CN110098110B (zh) | 2021-08-13 |
Family
ID=67447595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910388321.6A Active CN110098110B (zh) | 2019-05-10 | 2019-05-10 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110098110B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0167273B1 (ko) * | 1995-12-02 | 1998-12-15 | 문정환 | 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법 |
| CN100544026C (zh) * | 2002-12-20 | 2009-09-23 | 克里公司 | 碳化硅功率mos场效应晶体管及制造方法 |
| JP5499744B2 (ja) * | 2010-02-05 | 2014-05-21 | 株式会社デンソー | 半導体装置およびその製造方法 |
| CN109087940A (zh) * | 2018-09-11 | 2018-12-25 | 无锡新洁能股份有限公司 | 一种SiC功率器件终端及其制作方法 |
-
2019
- 2019-05-10 CN CN201910388321.6A patent/CN110098110B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110098110A (zh) | 2019-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257550B2 (en) | Integrated electronic device and method for manufacturing thereof | |
| US9466700B2 (en) | Semiconductor device and method of fabricating same | |
| JP6472776B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5547361B2 (ja) | 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス | |
| US6384457B2 (en) | Asymmetric MOSFET devices | |
| US9070576B2 (en) | Semiconductor device and related fabrication methods | |
| JP4907828B2 (ja) | 低い閾値電圧を有するトレンチ二重拡散金属酸化膜半導体の製造方法 | |
| KR950002274B1 (ko) | 샐로우 접합을 갖는 mos vlsi장치 및 그 제조방법 | |
| CN112103186B (zh) | 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 | |
| JP2005520319A (ja) | 対称的トレンチ金属酸化膜半導体電界効果トランジスタ素子及びその製造方法 | |
| US11605732B2 (en) | Power device with graded channel | |
| JP4122230B2 (ja) | オン抵抗が低減された二重拡散型電界効果トランジスタ | |
| JP3279151B2 (ja) | 半導体装置及びその製造方法 | |
| US5729037A (en) | MOSFET structure and fabrication process for decreasing threshold voltage | |
| US10593787B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20050048707A1 (en) | Processing method for improving structure of a high voltage device | |
| CN110098110B (zh) | 半导体器件及其形成方法 | |
| KR101801406B1 (ko) | 반도체 장치 및 관련 제조 방법 | |
| JPH11307545A (ja) | 炭化珪素半導体装置の製造方法 | |
| KR20110023002A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN110676173B (zh) | 半导体器件结构及其形成方法 | |
| US20240097019A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR101132723B1 (ko) | 반도체 소자의 제조방법 | |
| JP2848274B2 (ja) | 半導体装置の製造方法 | |
| JPS61259574A (ja) | ホツト電子の効果を低減する延長ドレイン構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |