SE515782C2 - Interference-free connection to a time-multiplex bus - Google Patents

Interference-free connection to a time-multiplex bus

Info

Publication number
SE515782C2
SE515782C2 SE9502180A SE9502180A SE515782C2 SE 515782 C2 SE515782 C2 SE 515782C2 SE 9502180 A SE9502180 A SE 9502180A SE 9502180 A SE9502180 A SE 9502180A SE 515782 C2 SE515782 C2 SE 515782C2
Authority
SE
Sweden
Prior art keywords
control
bus
logic
circuit according
electrical unit
Prior art date
Application number
SE9502180A
Other languages
Swedish (sv)
Other versions
SE9502180L (en
SE9502180D0 (en
Inventor
Antti Poutanen
Original Assignee
Nokia Networks Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Networks Oy filed Critical Nokia Networks Oy
Publication of SE9502180L publication Critical patent/SE9502180L/en
Publication of SE9502180D0 publication Critical patent/SE9502180D0/en
Publication of SE515782C2 publication Critical patent/SE515782C2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/029—Provision of high-impedance states
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

The present invention relates to an interface circuit for connecting an electrical unit disturbance-free to an electrical bus in which time-divided synchronous bus signals pass between several electrical units. At the ouput thereof, the interface circuit comprises a three state buffer (1) connectable to the bus with each signal conductor, said buffer being provided with a control input (10) for bringing it to high-impedance state in order to connect the electrical unit to the bus and disconnect therefrom. It also comprises a control block (2) to control the state of each three state buffers (1), and in which the output states (10) provided thereby have been programmed in advance, and which automatically sets the states of the three state buffers (1), and which is furthermore provided with a input (18) for programming it externally. In addition, means (5, 6) have been arranged in the interface circuit to disconnect the clock signal (15, 16) of the logical circuit, such as a controllable switch, this being also controlled with the logic (3) controlling the three state buffer (1). The clock signal (15, 16) is disconnected for minimizing the power consumption, whereby the auxiliary voltage required by the interface circuit will be small. The interface circuit has been integrated to the same microcircuit as the actual operating logic (7, 8) of the electrical unit.

Description

111 nå (fl 'Q tß IQ « | . - t . -v HI Hum- 2 Dessa anslutningskretsar placeras mellan insticksenhetens logik och bussen, och de omfattar bl.a. buffertar, såsom trelägesbuffertar, vilka styrs till ett högohmigt läge för den tid insticksenhetens signalledningar kopplas till bussen, och vilka styrs bort från sitt högohmiga läge då insticksenheten tas i drift. Nackdelen med sådana sepa- rata anslutningskretsar är att de innehåller kretsar för flera olika tillämpningar, var- vid de för en viss tillämpning naturligtvis innehåller onödiga kretsar och tar sålunda i anspråk onödigt mycket utrymme. Dessutom har insticksenheterna vanligen mera signalledningar än det finns buffertar i de kommersiella anslutningskretsarna, var- vid det behövs fleraanslutningskretsar och dessa kräver utrymme på kretskortet som innehåller insticksenheten, vilken man i sin tur strävar att göra liten till forma- tet för att hålla nere storleken hos kommunikationsutrustningarna. Dessutom måste anslutningskretsarna externt styras vid rätta tidpunkter till rätt läge, så att inkopp- lingen störningsfrí. Därför kan en störningsfri inkoppling bli osäker. 111 these (circuit 't. The signal lines of the plug-in unit are connected to the bus, and which are controlled away from their high-ohmic position when the plug-in unit is put into operation.The disadvantage of such separate connection circuits is that they contain circuits for olika your different applications, whereby for a certain application In addition, the plug-in units usually have more signal wires than there are buffers in the commercial connection circuits, which requires multiple connection circuits and these require space on the circuit board containing the plug-in unit, which in turn strives to make small - to keep the size of the communication equipment down.In addition, the connection circuits must be external t is controlled at the right times to the correct position, so that the connection is fault-free. Therefore, a fault-free connection may be unsafe.

Avsikten med föreliggande uppfinning är att realisera en störningsfri anslutning till en tidsmultiplex buss så, att man undviker de ovan nämnda nackdelarna. Detta är möjligt genom en anslutningskrets, som integrerats i insticksenheten och omfattar buffertar och styrkretsar, vilka realiserar en automatisk lägesstyrning av buffertama och en minimering av hjälpspänningen som krävs av anslutníngskretsarna genom att automatiskt koppla bort klocksignalerna till insticksenhetens logikkretsar för den tid då anslutningen till bussen sker. Detta säkrar en störningsfri inkoppling med li- ten strömförbrukning och tack vare den automatiska styrningen är den störningsfria inkopplingen väl kontrollerad och stöming av signalen undviks med säkerhet. För att undgå de nämnda nackdelarna har anslutningskretsen dessutom integrerats i samma mikrokrets som den egentliga funktionella logiken i insticksenheten.The object of the present invention is to realize a disturbance-free connection to a time-division multiplex bus so that the above-mentioned disadvantages are avoided. This is possible through a connection circuit, which is integrated in the plug-in unit and comprises buffers and control circuits, which realize an automatic position control of the buffers and a minimization of the auxiliary voltage required by the connection circuits by automatically disconnecting the clock signals to the plug-in unit's logic circuits. . This ensures an interference-free connection with little power consumption and thanks to the automatic control, the interference-free connection is well controlled and interference with the signal is avoided with safety. In order to avoid the mentioned disadvantages, the connection circuit has also been integrated in the same microcircuit as the actual functional logic in the plug-in unit.

Den uppfinningsenliga anslutningskretsen kännetecknas av att den omfattar ett styrblock, som styr varje trelägesbufferts läge, och vari på förhand programmerats de utgångslägen den styr, och som automatiskt ställer in lägenjhos trelägesbuffer- tama, och som ytterligare har en ingång för extern programmering.The connection circuit according to the invention is characterized in that it comprises a control block, which controls the position of each three-position buffer, and in which the initial positions it controls are pre-programmed, and which automatically sets the position of the three-position buffers, and which further has an input for external programming.

Anslutningskretsen enligt uppfinningen omfattar en trelägesbuffert för varje elek- trisk enhets signalledning som kopplas till bussen, en logik som styr varje treläges- buffert och som alltid ställs i ett på förhand bestämt läge beroende på vad som på förhand programmerats i minnet som ansluter sig till styrlogiken. Minnet och så- lunda styrlogiken kan även separat styras till önskade logiska lägen. Dessutom har anslutningskretsen försetts med organ för att bryta klocksignalerna till logikkretsen, t.ex. en styrbar omkopplare som av samma logik som även styr trelägesbufferten.The connection circuit according to the invention comprises a three-position buffer for each electrical unit's signal line which is connected to the bus, a logic which controls each three-position buffer and which is always set in a predetermined position depending on what is pre-programmed in the memory which connects to the control logic. . The memory and thus the control logic can also be controlled separately to the desired logic modes. In addition, the connection circuit has been provided with means for breaking the clock signals to the logic circuit, e.g. a controllable switch which by the same logic also controls the three-position buffer.

Då insticksenheten kopplas till bussen får den från en extern matningslinje en liten hjälpspänning, med vilken den fungerar. För hjälpspänningslinjen kan kretskortet i 515 782 3 förses med ett förlängt stift, så att anslutningskretsen får hj älpspänningen innan insticksenheten kopplats till bussen, varvid anslutningskretsen befinner sig i ett kontrollerat tillstånd vid inkopplingsögonblicket. Styrlogiken styr trelägesbuffertar- na i ett höohmigt läge, så att insticksenheten inte belastar eller stör bussen, och styr brytningen av klocksignalen till logikkretsen för att minimera strömförbrukningen, varvid även en mycket liten hjälpspänning är tillräcklig för anslutningskretsen. Då insticksenheten tas i drift aktiveras dess effektmatningsenhet, och då effektmat- ningsenheten kan ge en tillräckligt stor driftspänning, avlägsnas brytningen av klocksignalerna till logikl varvid den skiftar trelägesbuffertarna ur det högohmiga läget, så att logikkretsarna kan mata ut till bussen data som kommer till insticksenheten, och på motsvarande sätt kan en signal mottas från bussen. Därvid följer buffertarna de logiska lägena hos data till bussen och från bussen.When the plug-in unit is connected to the bus, it receives a small auxiliary voltage from an external supply line, with which it works. For the auxiliary voltage line, the circuit board in 515 782 3 can be provided with an extended pin, so that the connection circuit receives the auxiliary voltage before the plug-in unit is connected to the bus, whereby the connection circuit remains in a controlled state at the moment of connection. The control logic controls the three-position buffers in a high-angle position so that the plug-in unit does not load or disturb the bus, and controls the breaking of the clock signal to the logic circuit to minimize power consumption, whereby even a very small auxiliary voltage is sufficient for the connection circuit. When the plug-in unit is put into operation, its power supply unit is activated, and when the power supply unit can provide a sufficiently large operating voltage, the refraction of the clock signals to logic is removed, shifting the three-position buffers from the high-impedance position. and correspondingly a signal can be received from the bus. The buffers then follow the logical positions of the data to the bus and from the bus.

Uppfinningen skall i det följande beskrivas närmare med hänvisning till bifogade figur som visar en anslutningskrets enligt uppfinningen och dess anslutningar till bussen och insticksenhetens logikkretsar. lkopplingsschemat som visas i figuren omfattar anslutningskretsen enligt uppfin- ningen en trelägesbuffert 1 för varje signalledning S, ett styrblock 2 som säkrar en kontrollerad störningsfri anslutning till bussen (icke visad) och som omfattar en bistabil logik 3 och ett minne 4, fördelaktigt ett skiftregister, som ställer in lägen hos vissa block i anslutningskretsen, varvid minnet innehåller utgångslägen för den bistabila logiken 3, samt klocksignalens brytorgan 5, 6 mellan minst en klocksignal , 16 och minst en logikkrets 7, 8. Logikkretsarna 7, 8 i figuren utgör inte en del av den uppfinningsenliga anslutningskretsen, utan en del av insticksenheten, vari även anslutningskretsen fördelaktigt integreras.The invention will be described in more detail below with reference to the accompanying figure which shows a connection circuit according to the invention and its connections to the bus and the logic circuits of the plug-in unit. The connection diagram shown in the figure comprises the connection circuit according to the invention a three-position buffer 1 for each signal line S, a control block 2 which ensures a controlled interference-free connection to the bus (not shown) and which comprises a bistable logic 3 and a memory 4, advantageously a shift register. which sets positions of certain blocks in the connection circuit, the memory containing the initial positions of the bistable logic 3, and the switching means 5, 6 of the clock signal between at least one clock signal, 16 and at least one logic circuit 7, 8. The logic circuits 7, 8 in the figure do not form part of the inventive connection circuit, without a part of the plug-in unit, in which the connection circuit is also advantageously integrated.

Då insticksenheten ansluts till bussen får den från en extern matningslinje (icke vi- sad) en liten hjälpspänning, som anslutningskretsen behöver för sina funktioner, och övriga delar av insticksenheten förblir i viloläge. För hjälpspänningslinjen kan man på kretskortet anordna ett förlängt stift, så att anslutningskretsen kan få hjälp- spänningen före insticksenheten kopplas till bussen, varvid anslutningskretsen be- finner sig i ett kontrollerat tillstånd vid anslutningsögonblicket. Styrblocket 2 styr trelägesbuffertarna 1 i ett högohmigt läge, varvid insticksenheten inte belastar eller stör bussen, och styr brytningen av logikkretsarnas 7, 8 klocksignaler 15, 16 för att minimera strömförbrukningen, varvid en synnerligen svag hjälpspänning är till- räcklig för anslutningskretsen. Anslutningskretsen har en register access linje 18, som kopplats till mikroprocessom (icke visad), som i sin tur styr insticksenheten och ger till styrregistrets 4 minne utgångslägena för den bistabila logiken 3 som styr m -J m ~<1 m IJ 4 trelägesbuffertama 1. Då insticksenheten kopplas till bussen styr styrregistret 4 au- tomatiskt den bistabila logikens 3 utgångar 10 till de lägen som upptas i styrregist- rets 4 minne, varvid trelägesbuffertarna 1 ställs i ett högohmiskt läge, och sålunda kommer insticksenheten inte att vid inkoppling till bussen störa signalerna som överförs på bussen. Den bistabila logiken 3 ger samtidigt styrsignaler ll, 12 till klocksignalernas brytorgan 5, 6, som kan vara t.ex. styrbara omkopplare, för att bryta klocksignalerna 15, 16 till logikkretsarna 7, 8. Då insticksenheten tas i drift aktiveras dess effektmatningsenhet (icke visad), och då effektmatningsenheten ger ut en tillräckligt stor driftspänning avlägsnas brytningen av klocksignalerna 15, 16 till logikkretsarna 7, 8, och styrlogiken 2 ges en signal om det ändrade läget, varvid den skiftar trelägesbuffertama 1 ur det högohmiga läget, så att logikkretsarna 7, 8 kan mata ut till bussen data S som kommer till insticksenheten, och på motsvarande sätt kan en signal S mottas från bussen. Därvid följer buffertarna de logiska lägena hos data till bussen och från bussen. Klocksignalerna 15, 16 kopplas till logikkret- sarna 7, 8 så, att då effektmatningsenheten aktiverats och driftspänningen uppnått den nivå som krävs, får anslutningskretsen information om detta via sin maskinva- ru-återställningslinje 13, varifrån styrningen går vidare antingen direkt till klock- signalens brytorgan 6 och den bistabila logiken 2, eller enbart till den bistabila logi- ken 2. Då den bistabila logiken 2 får maskinvaru-återställningssignalen 13, styr 11 den brytorganet 5 att koppla klocksignalen till logikkretsen 8 och styr trelägesbuf- fertama 1 bort ur det högohmiga läget. I stället för att informationen om aktivering av effektmatningsenheten skulle gå via maskinvaru-återställningslinjen 13, kan mikroprocessorn informera 18 om detta till styrblocket genom att ge nya lägen till styrregistret 4. Som komplement till det som sagts ovan kan maskinvani-återställ- ningslinjen 13 användas som blockeringsstyrning 13, varvid, eftersom trelägesbuf- fertarna normalt styrs automatiskt i ett högohmigt läge då insticksenheten ansluts till bussen, denna styrning kan hindras om så önskas genom att via blockerings- styrlinjen 13 styra den bistabila logiken 3 och brytorganen 5, 6 att hindra brytning av klocksignalen och blockering av trelägesbuffertens utgång.When the plug-in unit is connected to the bus, it receives a small auxiliary voltage from an external supply line (not shown), which the connection circuit needs for its functions, and other parts of the plug-in unit remain in sleep mode. For the auxiliary voltage line, an extended pin can be arranged on the circuit board, so that the connection circuit can have the auxiliary voltage before the plug-in unit is connected to the bus, whereby the connection circuit remains in a controlled state at the moment of connection. The control block 2 controls the three-position buffers 1 in a high-impedance position, the plug-in unit not loading or disturbing the bus, and controls the breaking of the clock signals 15, 16 of the logic circuits 7, 8 to minimize power consumption, whereby an extremely weak auxiliary voltage is sufficient for the connection circuit. The connection circuit has a register access line 18, which is connected to the microprocessor (not shown), which in turn controls the plug-in unit and gives to the memory of the control register 4 the output modes of the bistable logic 3 which control m -J m ~ <1 m IJ 4 three-position buffers 1. When the plug-in unit is connected to the bus, the control register 4 automatically controls the outputs 10 of the bistable logic 3 to the positions occupied in the memory of the control register 4, the three-position buffers 1 being set in a high ohmic position, and thus the plug-in unit will not interfere with the bus. which is transferred on the bus. The bistable logic 3 simultaneously provides control signals 11, 12 to the switching means 5, 6 of the clock signals, which may be e.g. controllable switches, for breaking the clock signals 15, 16 to the logic circuits 7, 8. When the plug-in unit is put into operation, its power supply unit (not shown) is activated, and when the power supply unit outputs a sufficiently large operating voltage, the break of the clock signals 15, 16 to the logic circuits 7, 8 is removed. , and the control logic 2 is given a signal of the changed position, thereby shifting the three-position buffers 1 from the high-impedance position, so that the logic circuits 7, 8 can output to the bus data S coming to the plug-in unit, and correspondingly a signal S can be received from buses. The buffers then follow the logical positions of the data to the bus and from the bus. The clock signals 15, 16 are connected to the logic circuits 7, 8 so that when the power supply unit is activated and the operating voltage reaches the required level, the connection circuit receives information about this via its hardware reset line 13, from where the control proceeds either directly to the clock signal. switching means 6 and the bistable logic 2, or only to the bistable logic 2. When the bistable logic 2 receives the hardware reset signal 13, 11 controls the switching means 5 to connect the clock signal to the logic circuit 8 and controls the three-position buffers 1 out of the high-impedance. the situation. Instead of the information about activating the power supply unit going through the hardware reset line 13, the microprocessor can inform 18 of this to the control block by giving new modes to the control register 4. In addition to what has been said above, the machine vani reset line 13 can be used as blocking control 13, wherein, since the three-position buffers are normally controlled automatically in a high-impedance position when the plug-in unit is connected to the bus, this control can be prevented if desired by controlling the bistable logic 3 and switching means 5, 6 via blocking control line 13. the clock signal and blocking of the output of the three-mode buffer.

Figuren visar inte effektmatningsenheten eller hur den kan anslutas till insticksen- hetens kretsar för att mata driftspänningen. I praktiken kan detta lösas så, att man mellan hjälpspänningslinjen, linjen från effektmatningsenheten och insticksenheten anordnar en omkopplare, som styrs av effektmatningsenheten. Styrningen fungerar då så, att omkopplaren kopplar hjälpspänningen till insticksenheten och anslut- ningskretsen för den tid då insticksenheten ansluts till bussen, och då insticksenhe- ten tas i drift, aktiverar mikroprocessorn som styr insticksenheten effektmatnings- enheten, och då den sistnämnda startat upp styr den omkopplaren i det andra läget, varvidinsticksenheten och anslutningskretsen får driftspänningen från effektmat- ningsenheten och inte från hjälpspänningslinjen. Samtidigt ger effektmatningsenhe- .. i..The figure does not show the power supply unit or how it can be connected to the plug-in unit's circuits to supply the operating voltage. In practice, this can be solved in such a way that a switch is arranged between the auxiliary voltage line, the line from the power supply unit and the plug-in unit, which is controlled by the power supply unit. The control then works so that the switch connects the auxiliary voltage to the plug-in unit and the connection circuit for the time when the plug-in unit is connected to the bus, and when the plug-in unit is put into operation, the microprocessor controlling the plug-in unit activates the power supply unit. the switch in the second position, whereby the plug-in unit and the connection circuit receive the operating voltage from the power supply unit and not from the auxiliary voltage line. At the same time, the power supply unit ...

LN ten information om sin aktivering via maskinvaru-återställningslinjen 13.LN ten information about its activation via the hardware reset line 13.

Med den föreliggande uppfinningen kan man ansluta elektriska enheter, såsom in- sticksenheter till en buss och koppla dem ur bussen utan störningar. Uppfinningen kan speciellt tillämpas i kommunikationsutrustningar som i sina bussar hanterar och överför tidsmultiplexsignaler.With the present invention, electrical units, such as plug-in units, can be connected to a bus and disconnected from the bus without interruption. The invention can be especially applied in communication equipment which in its buses handles and transmits time division multiplex signals.

Claims (10)

10 15 20 25 30 m ai m ~ in m Patentkrav10 15 20 25 30 m ai m ~ in m Patentkrav 1. Anslutningskrets för störningsfri anslutning av en elektrisk enhet till en elektrisk buss, som förmedlar tidsmultiplexsignaler mellan flera elektriska enheter, varvid anslutningskretsens utgång för varje elektrisk enhets signalledning som skall kopp- las till bussen omfattar en trelägesbuffert (1) med en styringång (10) för att styra den till ett högohmigt läge för att koppla den elektriska enheten till bussen och koppla den elektriska enheten från bussen, kännetecknad av att den omfattar ett styrblock (2), som styr varje trelägesbufferts (1) läge, vari på förhand program- merats de utgångslägen (10) den styr, som automatiskt ställer in lägen hos treläges- buffertarna (1), och som ytterligare har en ingång (18) för extern programmering.Connection circuit for trouble-free connection of an electrical unit to an electric bus, which transmits time division multiplex signals between several electrical units, the output circuit output for each electrical unit signal line to be connected to the bus comprising a three-position buffer (1) with a control input (10) to control it to a high-impedance position for connecting the electrical unit to the bus and disconnecting the electrical unit from the bus, characterized in that it comprises a control block (2), which controls the position of each three-position buffer (1), in which it is pre-programmed the output modes (10) it controls, which automatically set modes of the three-mode buffers (1), and which further have an input (18) for external programming. 2. Anslutningskrets enligt patentkrav 1, kännetecknad av att den för att bryta klocksignalerna (15, 16) till logikkretsen omfattar organ (5, 6), vilka styrs av styr- blocket (2) som styr trelägesbuffertarna.Connecting circuit according to Claim 1, characterized in that, for breaking the clock signals (15, 16) to the logic circuit, it comprises means (5, 6) which are controlled by the control block (2) which controls the three-position buffers. 3. Anslutningskrets enligt patentkrav 1 eller 2, kännetecknad av att styrblocket (2) omfattar en styrlogik (3), som ställer sig i på förhand bestämda lägen, samt ett pro- grammerbart minnesorgan (4), vari på förhand lagrats utgångslägen för styrlogiken (3)-Connecting circuit according to Claim 1 or 2, characterized in that the control block (2) comprises a control logic (3) which is in predetermined positions, and a programmable memory means (4), in which the initial positions of the control logic are stored in advance ( 3) - 4. Anslutningskrets enligt patentkrav 1, kännetecknad av att den omfattar en blockeringsstyrning (13), som hindrar aktiveringen av den automatiska styrningen (2)-Connecting circuit according to Claim 1, characterized in that it comprises a blocking control (13) which prevents the activation of the automatic control (2) - 5. Anslutningskrets enligt patentkrav 3, kännetecknad av att styrlogiken (3) omfat- tar en bistabil logik (3).Connecting circuit according to Claim 3, characterized in that the control logic (3) comprises a bistable logic (3). 6. Anslutningskrets enligt patentkrav 3, kännetecknad av att minnesorganet (4) omfattar ett styrregister (4).Connecting circuit according to Claim 3, characterized in that the memory means (4) comprises a control register (4). 7. Anslutningskrets enligt patentkrav 1, kännetecknad av att den elektriska enhe- ten omfattar en centralprocessor, som styr styrblocket (2) i anslutningskretsen.Connecting circuit according to Claim 1, characterized in that the electrical unit comprises a central processor which controls the control block (2) in the connecting circuit. 8. Anslutningskrets enligt patentkrav 4, kännetecknad av att blockeringsstyrningen kopplats till styrlogiken (3).Connection circuit according to Claim 4, characterized in that the blocking control is coupled to the control logic (3). 9. Anslutningskrets enligt patentkrav 4 eller 8, kännetecknad av att bloekerings- styrningen kopplats till klocksignalens brytorgan (6).Connection circuit according to Claim 4 or 8, characterized in that the blocking control is connected to the switching means (6) of the clock signal. 10. Anslutningskrets enligt något föregående patentkrav, kännetecknad av att den integrerats i samma mikrokrets som den egentliga funktionslogiken (7, 8) för den elektriska enheten.Connection circuit according to one of the preceding claims, characterized in that it is integrated in the same microcircuit as the actual functional logic (7, 8) of the electrical unit.
SE9502180A 1992-12-29 1995-06-15 Interference-free connection to a time-multiplex bus SE515782C2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI925921A FI92449C (en) 1992-12-29 1992-12-29 Uninterrupted connection to the time division bus
PCT/FI1993/000557 WO1994015298A1 (en) 1992-12-29 1993-12-28 Disturbance-free connection to time-divided bus

Publications (3)

Publication Number Publication Date
SE9502180L SE9502180L (en) 1995-06-15
SE9502180D0 SE9502180D0 (en) 1995-06-15
SE515782C2 true SE515782C2 (en) 2001-10-08

Family

ID=8536476

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9502180A SE515782C2 (en) 1992-12-29 1995-06-15 Interference-free connection to a time-multiplex bus

Country Status (6)

Country Link
AU (1) AU5816394A (en)
DE (1) DE4396777T1 (en)
FI (1) FI92449C (en)
GB (1) GB2288894B (en)
SE (1) SE515782C2 (en)
WO (1) WO1994015298A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081733A (en) * 1997-04-16 2000-06-27 Motorola, Inc. Communication control apparatus and method
FI103451B (en) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Three-state output of the crossover component
FI103452B (en) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Bus architecture of the crossover device
FI103449B1 (en) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Cross-Link Processor Command Architecture
FI103621B (en) * 1997-08-26 1999-07-30 Nokia Telecommunications Oy Method and apparatus for inserting control channels into a data stream m
FI103453B (en) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Automatic conditional crossover

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1217801B (en) * 1988-06-08 1990-03-30 Honeywell Rull Italia S P A APPARATUS FOR REMOVAL / HOT INSERTION ON A UNIT CONNECTION BUS, WITH NON-REMOVABLE MAGNETIC RECORDING SUPPORT
US4949334A (en) * 1989-04-21 1990-08-14 Alcatel Na, Inc. Protected information transfer system

Also Published As

Publication number Publication date
SE9502180L (en) 1995-06-15
GB2288894B (en) 1996-10-09
SE9502180D0 (en) 1995-06-15
FI92449C (en) 1994-11-10
FI92449B (en) 1994-07-29
FI925921A0 (en) 1992-12-29
WO1994015298A1 (en) 1994-07-07
DE4396777T1 (en) 1995-12-07
GB2288894A (en) 1995-11-01
AU5816394A (en) 1994-07-19
GB9511800D0 (en) 1995-08-23

Similar Documents

Publication Publication Date Title
US4497038A (en) Electronic controller having a detachable front panel
US5955859A (en) Interface module between a field bus and electrical equipment controlling and protecting an electric motor
CN1909559B (en) Interface board based on rapid periphery components interconnection and method for switching main-control board
KR960704274A (en) MEMORY DEVICE WITH SWITCHING OF DATE STREAM MODES
AU642619B2 (en) Addressable relay module for circuit breakers
SE515782C2 (en) Interference-free connection to a time-multiplex bus
US4906143A (en) Electro-hydraulic control systems
JPS5977508A (en) Control system for electric drive unit
US6041415A (en) Field bus arrangement having independent power circuits and control circuits
US6826457B2 (en) Apparatus for electrically controlling device, and a method of operating it
US6192437B1 (en) Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals
KR100265550B1 (en) Data processor having bus controller
US6304977B1 (en) Field bus arrangement
AU7364394A (en) Feedforward control system, method and control module
JP2847957B2 (en) Extension system
RU2260835C2 (en) Extensible automatic system
JP3114432B2 (en) Terminal I / O system
KR960012308B1 (en) Control circuit for telecommunication system
JP2671829B2 (en) Clock switching circuit
JPS58222328A (en) Channel switch device
JPH02226933A (en) Trunk line connecting system
JPH05158789A (en) Rom area access system for information processor
JPH0243608A (en) Method for pealing with disconnection of system clock
JPS60253347A (en) Transmission controller
JPH04338803A (en) Input/output unit for programmable controller

Legal Events

Date Code Title Description
NUG Patent has lapsed