FI92449C - Uninterrupted connection to the time division bus - Google Patents

Uninterrupted connection to the time division bus Download PDF

Info

Publication number
FI92449C
FI92449C FI925921A FI925921A FI92449C FI 92449 C FI92449 C FI 92449C FI 925921 A FI925921 A FI 925921A FI 925921 A FI925921 A FI 925921A FI 92449 C FI92449 C FI 92449C
Authority
FI
Finland
Prior art keywords
control
circuit according
interface circuit
unit
logic
Prior art date
Application number
FI925921A
Other languages
Finnish (fi)
Swedish (sv)
Other versions
FI92449B (en
FI925921A0 (en
Inventor
Antti Poutanen
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Priority to FI925921A priority Critical patent/FI92449C/en
Publication of FI925921A0 publication Critical patent/FI925921A0/en
Priority to PCT/FI1993/000557 priority patent/WO1994015298A1/en
Priority to AU58163/94A priority patent/AU5816394A/en
Priority to GB9511800A priority patent/GB2288894B/en
Priority to DE4396777T priority patent/DE4396777T1/en
Application granted granted Critical
Publication of FI92449B publication Critical patent/FI92449B/en
Publication of FI92449C publication Critical patent/FI92449C/en
Priority to SE9502180A priority patent/SE515782C2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/029—Provision of high-impedance states
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

92449 Håirioton kytkeytyminen aikajakoiseen våylåån - Storningsfri anslutning till en tidsmultiplexerad fil 5 Esillå oleva keksinto koskee liitåntåpiiriå såhkoisen yksikon kytkemiseksi håiriottomåsti såhkoiseen våylåån, jossa kulkee usean såhkoisen yksikon vålillå aikajakoisia våylå-signaaleja, joka liitåntåpiiri kåsittåå låhdossåån jokaista såhkoisen yksikån våylåån kytkettåvåå signaalijohdinta var-10 ten kolmitilapuskurin, jossa on ohjaustulo sen ohjaamiseksi suurimpedanssiseen tilaan såhkoisen yksikon våylåån kytke-mistå ja våylåstå irrottamista vårten.92 449 Håirioton switching time division våylåån - the Storningsfri association with a tidsmultiplexerad fil 5 Esillå invention relates to liitåntåpiiriå såhkoisen unit to håiriottomåsti såhkoiseen våylåån carrying a plurality of såhkoisen the unit of the electoral law time division våylå signals, which liitåntåpiiri kåsittåå låhdossåån each såhkoisen yksikån våylåån kytkettåvåå signal line var 10 of a three-state buffer having a control input for controlling it to a high-impedance state for connecting and disconnecting the bus of the electronic unit.

Tietoliikennelaitteet, kuten televerkkoihin liittyvåt tieto-15 liikennelaitteet, kåsittåvåt usein useita ns. pistoyksikoi-tå, jotka on liitetty tietoliikennevåylåån, jossa tieto kulkee. Tålloin tieto siirtyy siten, ettå siirrettåvå tieto syotetåån pistoyksikon kautta våylåån, josta jokin toinen pistoyksikko poimii tiedon siirrettåvåksi toivottuun osoit-20 teeseen. Nåin olien pistoyksikot sekå syottåvåt våylåån tie-toa ettå ottavat tietoa sieltå ja kåsittåvåt logiikkaa tiedon kåsittelemiseksi. Nykyisisså digitaalisissa tiedonsiir-toverkoissa on yhå enemmån siirrytty kåyttåmåån aikajakotek-niikkaa, jolloin kåytetåån aikajakoisia synkronisia signaa-25 leja. Aikajakoisista synkronisista våylåsignaaleista pisto-yksikåt poimivat tietyt aikavålit ja vastaavasti syottåvåt våylåån tiettyjen aikavålien tietoa. Suuren tiedonsiirtoka-pasiteetin omaavissa laitteissa såhk6isiå pistoyksikoitå varmennetaan luotettavuuden vuoksi, jolloin våylåån on olta-30 va kytkeytyneenå varmentava pistoyksikko, joka kytkeytyy kåyttoon toisen pistoyksikdn vioittuessa. Kytkettåesså våylåån toista pistoyksikkoå tai poistettaessa jokin pistoyksikko håiriytyvåt jårjestelmån sisåiset signaalit ellei eri-tyisiå piiriratkaisuja kåytetå. Aikajakoisia signaaleja kå-35 sittelevisså laitteissa håiriytyvåt myos muiden aikavålien signaalit, kun tiettyjå aikavålejå kåsitteleviå pistoyksikoitå lisåtåån tai poistetaan, ellei erityisiå piiriratkaisuja kåytetå.Telecommunication devices, such as data-15 communication devices related to telecommunication networks, often comprise several so-called plug-in units connected to the communication bus where the data travels. In this case, the data is transferred in such a way that the data to be transferred is fed via a plug-in unit to a bus from which another plug-in unit extracts the data to the desired address to be transferred. In this way, the plug-in units both enter information on the bus that takes information from there and process logic to process the information. Today's digital communication networks have increasingly switched to the use of time division technology, whereby time division synchronous signals are used. From time-division synchronous bus signals, the plug-in units extract certain time slots and, accordingly, input data for certain time slots on the bus. In devices with a high data transfer capacity, the electronic plug-in units are certified for reliability, in which case the bus must be connected to a certifying plug-in unit, which switches on when the second plug-in unit fails. When connecting another plug-in unit to the bus or removing one plug-in unit, the signals inside the system are disturbed unless special circuit solutions are used. Devices that process time-division signals kå-35 also interfere with signals from other time slots when plug-in units that process certain time slots are added or removed, unless special circuit solutions are used.

92449 __ - _____ τ 292449 __ - _____ τ 2

Pistoyksikot voivat kåytånnosså olla erilaista logiikkaa kåsittåviå piirikortteja, jotka kytketåån våylåån liittimin esim. siten, ettå pistoyksikko on helposti kiinnitettåvisså ja irrotettavissa. Håirioiden vålttåmiseksi liittåmis- ja 5 irrottamishetkellå on pistoyksikosså kåytetty ns. pidennet-tyjå nastoja pistoyksikon virransydtolle (kåyttojånnitteel-le) ja/tai vastaavasti lyhyempiå nastoja signaalijohtimille, jotta kåyttojånnitteet kytkeytyisivåt pistoyksikolle ennen signaalilinjojen liittåmistå våylåån ja vastaavasti, jotta 10 signaalijohtimet irtoaisivat våylåstå ennen pistoyksikon kåyttojånnitteiden poistumista. Tåmån ratkaisun kåytto on kuitenkin hankalaa, koska pistoyksikot kåsittåvåt tavalli-sesti suuren måårån johtimia ja pitåisi varmistua siitå, ettå jokaista johdinta vårten on jårjestetty oikean pituinen 15 nasta liittimeen. Toisena vaihtoehtona on kåyttåå erillisiå ns. liitåntåpiirejå, joita on saatavana kaupallisesti. Nåmå liitåntåpiirit sijoitetaan pistoyksikon logiikan ja våylån vålille ja ne kåsittåvåt mm. puskureita, kuten kolmitilapus-kureita, jotka ohjataan suurimpedanssiseen tilaan siksi ai-20 kaa kun pistoyksikko kytketåån signaalijohtimistaan våylåån ja ohjataan pois suurimpedanssitilasta kun pistoyksikko ote-taan kåyttoon. Nåiden erillisten liitåntåpiirien haittana on, ettå ne sisåltåvåt piirejå useita eri sovelluksia vårten, jolloin tiettyå sovellusta vårten ne sisåltåvåt turhia 25 piirejå ja vievåt siten turhan paljon tilaa. Lisåksi pisto-yksikoisså on tavallisesti enemmån signaalijohtimia kuin mitå kaupallisissa liitåntåpiireisså on puskureita, jolloin liitåntåpiirejå tarvitaan useita ja ne vievåt tilaa pistoyksikon kåsittåvållå piirikortilla, joka pyritåån saamaan pie-30 nikokoiseksi, jotta tiedonsiirtolaitteiden koko saadaan pi-dettyå pienenå. Lisåksi liitåntåpiirit tåytyy ohjata ulkoi-sesti oikea-aikaisesti oikeisiin tiloihin, jotta kytkeytymi-nen olisi håiriotontå. Håirioton kytkeytyminen saattaa nåin olien olla epåvarmaa.In practice, the plug-in units can be circuit boards with different logic, which are connected to the bus with connectors, e.g. so that the plug-in unit can be easily attached and detached. In order to avoid disturbances at the time of connection and disconnection, the so-called extended pins for the power supply (operating voltage) of the plug-in unit and / or shorter pins for the signal conductors, respectively, so that the operating voltages connect to the plug-in unit before connecting the signal lines to the bus and disconnect the signal conductors before disconnecting the signal conductors. However, the use of this solution is difficult because the plug-in units usually comprise a large number of conductors and it should be ensured that 15 pins of the correct length are arranged for each conductor. Another option is to use separate so-called commercially available interfaces. These connection circuits are placed between the logic of the plug-in unit and the bus and cover e.g. buffers, such as three-state bumpers, which are controlled to the high-impedance state therefore ai-20 kaa when the plug-in unit is connected to its signal conductor bus and are driven out of the high-impedance mode when the plug-in unit is put into operation. The disadvantage of these separate connection circuits is that they contain several different applications in the circuits, so that for a given application they contain unnecessary 25 circuits and thus take up an unnecessarily large amount of space. In addition, plug-in units usually have more signal wires than there are buffers in commercial connection circuits, so that several connection circuits are needed and take up space on the circuit board comprising the plug-in unit, which is intended to be small in size in order to make the data transmission small. In addition, the connection circuits must be routed externally in a timely manner to the correct states in order for the connection to be interference-free. Interference-free connection may therefore be uncertain.

Esillå olevan keksinnon tarkoituksena on toteuttaa håiriåton kytkeytyminen aikajakoiseen våylåån siten, ettå våltetåån edellå mainitut haitat. Tåmå on mahdollista pistoyksikkåon 35 3 >‘2449 integroidun liitåntåpiirin avulla, joka kåsittåå puskureita ja ohjauspiirejå, joilla on toteutettu puskureiden automaat-tinen loogisten tilojen ohjaus ja liitåntåpiirien tarvitsema apujånnitteen minimointi kytkemållå pistoyksikon logiikka-5 piirien kellosignaalit automaattisesti pois våylåån kytkey-tymisen ajaksi. Nåin varmistetaan håiriåton kytkeytyminen pienellå virrankulutuksella ja automaattisen ohjauksen an-siosta håirioton kytkeytyminen on hyvin hallittua ja signaa-lin håiriytyminen våltetåån varmasti. Mainittujen haittojen 10 vålttåmiseksi liitåntåpiiri on lisåksi integroitu samaan mikropiiriin kuin pistoyksikon varsinainen toiminnallinen logiikka.The object of the present invention is to realize interference-free switching to a time-division bus in such a way as to avoid the above-mentioned disadvantages. This is possible by means of an integrated circuit integrated in the plug-in unit 35 3> '2449, which comprises buffers and control circuits with automatic control of the logic states of the buffers and minimization of the auxiliary voltage required by the plug-in circuits. This ensures trouble-free switching with low power consumption and, thanks to the automatic control, trouble-free switching is well controlled and signal interference is certainly avoided. In addition, in order to avoid said disadvantages, the interface circuit is integrated in the same microcircuit as the actual functional logic of the plug-in unit.

Keksinn5n mukaiselle liitåntåpiirille on tunnusomaista se, 15 ettå se kåsittåå ohjauslohkon, joka ohjaa jokaisen kolmiti-lapuskurin tilaa ja johon on ennalta ohjelmoitu sen antamat låhtåtilat ja joka automaattisesti asettaa kolmitilapusku-reiden tilat ja jossa on lisåksi tulo sen ohjelmoimiseksi ulkoisesti.The interface circuit according to the invention is characterized in that it comprises a control block which controls the state of each three-state buffer and in which the output states given by it are pre-programmed and which automatically sets the states of the three-state buffers and in addition has an input for external programming.

2020

Keksinnon mukainen liitåntåpiiri kåsittåå jokaisella såhkoi-sen yksikon våylåån kytkeytyvållå signaalijohtimella kolmi-tilapuskurin, jokaista kolmitilapuskuria ohjaavan logiikan, joka asettuu aina ennalta mååråttyyn tilaan sen mukaan mitå 25 ohjauslogiikkaan liittyvåån muistiin on ennalta ohjelmoitu.The interface circuit according to the invention comprises, with each signal line connected to the bus of the electronic unit, a three-state buffer, a logic controlling each three-state buffer, which always settles in a predetermined state according to a predetermined control logic.

Muisti ja siten ohjauslogiikka on myos erikseen ohjattavissa haluttuihin loogisiin tiloihin. Lisåksi liitåntåpiiriin on jårjestetty elimet logiikkapiirin kellosignaalin katkaisemi-seksi, esim. ohjattava kytkin, jota ohjataan my6s kolmitila-30 puskuria ohjaavalla logiikalla.The memory and thus the control logic can also be controlled separately to the desired logical states. In addition, the interface circuit is provided with means for disconnecting the clock signal of the logic circuit, e.g. a controllable switch, which is also controlled by logic controlling the three-state buffer.

Kun pistoyksikko kytketåån våylåån, se saa ulkoisesta sy6t-tolinjasta pienen apujånnitteen, jolla se toimii. Apujånni-telinjaa vårten piirikortille voidaan jårjeståå pidennetty 35 nasta, jotta liitåntåpiiri saa apujånnitteen ennen pistoyk-sikon kytkeytymistå våylåån, jolloin liitåntåpiiri on halli-tussa tilassa kytkeytymishetkellå. Ohjauslogiikka ohjaa kol-mitilapuskurit suurohmiseen tilaan, jolloin pistoyksikko ei 4 92449 kuormita eikå håiritse våylåå, ja ohjaa logiikkapiirin kel-losignaalin katkaisun virrankulutuksen minimoimiseksi, jol-loin erittåin heikkokin apujånnite on riittåvå liitåntåpii-rille. Kun pistoyksikkd otetaan kåyttoon, sen tehonsyottoyk-5 sikk5 heråtetåån ja kun tehonsyottoyksikostå saadaan riittå-vån suuruinen kåyttdjånnite, kellosignaalien katkaisu lo-giikkapiireille poistetaan ja ohjauslogiikalle annetaan sig-naali muuttuneesta tilasta, jolloin se poistaa kolmitilapus-kurit suurimpedanssisesta tilasta, jolloin logiikkapiireiltå 10 voidaan syottåå ulos våylålle pistoyksikkdon sisååntulevaa dataa ja vastaavasti våylåltå voidaan vastaanottaa signaa-lia. Tålloin puskurit seuraavat våylåån menevån ja sieltå tulevan datan loogisia tiloja.When the plug-in unit is connected to the bus, it receives a small auxiliary voltage from the external supply line with which it operates. An extended 35 pins can be provided on the circuit board for the auxiliary voltage line so that the connection circuit receives auxiliary voltage before the plug-in unit is connected to the bus, whereby the connection circuit is in a controlled state at the time of connection. The control logic controls the triple-state buffers to a high-ohmic state so that the plug-in unit does not load or interfere with the bus, and controls the cut-off of the clock signal of the logic circuit to minimize power consumption, in which case even a very low auxiliary voltage is sufficient. When the plug-in unit is put into operation, its power supply unit 5 is woken up, and when a sufficient supply voltage is obtained from the power supply unit, the clock signal cut-off from the logic circuits is removed from the logic circuit and the control logic is given a outgoing data to the plug-in unit and a signal can be received from the bus, respectively. In this case, the buffers monitor the logical states of the data going to and from the bus.

15 Keksintoå selostetaan seuraavassa låhemmin viittaamalla oheiseen kuvaan, joka esittåå keksinnon mukaista liitåntå-piiriå ja sen liitåntojå våylåån ja pistoyksikdn logiikka-piireihin.The invention will now be described in more detail with reference to the accompanying figure, which shows a connection circuit according to the invention and its connection to the logic circuits of a bus and a plug-in unit.

20 Kuvassa esitetysså kytkentåkaaviossa keksinndn mukaiseen liitåntåpiiriin kuuluu jokaista signaalijohdinta S vårten kolmitilapuskuri 1, hallitun håiriottomån kytkeytymisen våylåån (ei esitetty) varmistava ohjauslohko 2, joka kåsittåå liitåntåpiirin joidenkin lohkojen tiloja asettavan bi-stable 25 -logiikan 3 ja muistin 4, edullisesti siirtorekisterin 4, jossa on muistissa bi-stable-logiikan 3 låhtotilat, ja ai-nakin yhden kellosignaalin 15, 16 ja pistoyksikon ainakin yhden logiikkapiirin 7, 8 vålisså olevan kellosignaalin kat-kaisuelimen 5, 6. Kuvassa esitetyt logiikkapiirit 7, 8 eivåt 30 ole osa keksinndn mukaista liitåntåpiiriå, vaan osa pistoyk-sikkSå, johon liitåntåpiirikin edullisesti integroidaan.In the wiring diagram shown in the figure, the connection circuit according to the invention comprises a three-state buffer 1 for each signal conductor S, a control block 2 for ensuring a controlled interference-free bus (not shown), preferably a memory log 4, and has in memory the output states of the bi-stable logic 3, and at least one clock signal 15, 16 and a clock signal switching element 5, 6 between the at least one logic circuit 7, 8 of the plug-in unit. The logic circuits 7, 8 shown in the figure are not part of the connection according to the invention. , but a part of the plug-in unit into which the connection circuit is preferably integrated.

Kytkettåesså pistoyksikkd våylåån se saa ulkoisesta sydtto-linjasta (ei esitetty) pienen apujånnitteen, jonka liitån-35 tåpiiri tarvitsee toimintoihinsa ja muu osa pistoyksikkdå pysyy lepotilassa. Apujånnitelinjaa vårten piirikortille . voidaan jårjeståå pidennetty nasta, jotta liitåntåpiiri saa apujånnitteen ennen pistoyksikdn kytkeytymistå våylåån, jol-When the plug-in unit is connected to the bus, it receives a small auxiliary voltage from the external core line (not shown) that the terminal circuit 35 needs for its functions and the rest of the plug-in unit remains dormant. Auxiliary voltage line to the circuit board. an extended pin can be provided so that the connection circuit receives auxiliary voltage before the plug-in unit is connected to the bus,

IIII

5 52449 loin liitåntåpiiri on hallitussa tilassa kytkeytymishetkel-lå. Ohjauslohko 2 ohjaa kolmitilapuskurit 1 suurohmiseen tilaan, jolloin pistoyksikko ei kuormita eikå håiritse våy-låå, ja ohjaa logiikkapiirien 7, 8 kellosignaalien 15, 16 5 katkaisun virrankulutuksen minimoimiseksi, jolloin erittåin heikkokin apujånnite on riittåvå liitåntåpiirille. Liitåntå-piirisså on register access -linja 18, joka on kytketty pis-toyksikk5å ohjaavaan mikroprosessoriin (ei esitetty), joka antaa kolmitilapuskureita 1 ohjaavan bi-stable-logiikan 3 10 låhtotilat ohjausrekisterin 4 muistiin. Kun pistoyksikko kytketåån våylåån, ohjausrekisteri 4 ohjaa bi-stable-logiikan 4 låhdot 10 ohjausrekisterin muistissa oleviin tiloihin automaattisesti, jolloin kolmitilapuskurit 1 asettuvat suu-rimpedanssiseen tilaan, eikå våylåån kytkeytyvå pistoyksikko 15 siten håiritse våylåsså kulkevia signaaleja. Bi-stable-lo-giikasta 3 saadaan samalla ohjaukset 11, 12 kellosignaalin katkaisuelimiin 5, 6, jotka ovat esim. ohjattavia kytkimiå, logiikkapiirien 7, 8 kellosignaalien 15, 16 katkaisemiseksi. Kun pistoyksikko otetaan kåytt66n, sen tehonsyottoyksikko 20 (ei esitetty) heråtetåån ja kun tehonsyottoyksikdstå saadaan riittåvån suuruinen kåyttdjånnite, kellosignaalien 15, 16 katkaisu logiikkapiireiltå 7, 8 poistetaan ja ohjauslohkolle 2 annetaan signaali muuttuneesta tilasta, jolloin se poistaa kolmitilapuskurit 1 suurimpedanssisesta tilasta, jolloin 25 logiikkapiireiltå 7, 8 voidaan syottåå ulos våylålle pisto-yksikkoon sisååntulevaa dataa S ja vastaavasti våylåltå voidaan vastaanottaa signaalia S. Tålloin puskurit seuraavat våylåån menevån ja sieltå tulevan datan tilaa. Kellosignaalien 15, 16 kytkeminen logiikkapiireille 7, 8 tapahtuu si-30 ten, ettå kun tehonsyottoyksikko on kåynnistynyt tarvitta-valle kåyttdjånnitetasolle, tulee tåstå tieto liitåntåpii-riin siinå olevaan hardware reset -linjaan 13, josta menee ohjaus joko kellosignaalin katkaisuelimelle 6 suoraan ja bi-stable-logiikalle 2 tai pelkåståån bi-stable-logiikalle 2.5 52449 The connection circuit is in a controlled state at the time of connection. The control block 2 controls the three-state buffers 1 to a high-ohmic state, in which case the plug-in unit is not loaded or disturbed on the bus, and controls the switching off of the logic circuits 7, 8 clock signals 15, 16 5 to minimize power consumption. The interface circuit has a register access line 18 connected to a microprocessor (not shown) controlling the plug-in unit, which provides the output states of the bi-stable logic 3 10 controlling the three-state buffers 1 to the memory of the control register 4. When the plug-in unit is connected to the bus, the control register 4 automatically directs the outputs of the bi-stable logic 4 to the states in the control register memory, whereby the three-mode buffers 1 are set to a high impedance state, and the bus-connected plug-in unit 15 does not interfere with the bus. At the same time, the bi-stable logic 3 provides controls 11, 12 to the clock signal switching elements 5, 6, which are e.g. controllable switches, for switching the clock signals 15, 16 of the logic circuits 7, 8. When the plug-in unit is put into operation, its power supply unit 20 (not shown) is awakened and when a sufficient supply voltage is obtained from the power supply unit, disconnecting clock signals 15, 16 from logic circuits 7, 8 7, 8, the data S entering the bus into the plug-in unit can be fed out on the bus and a signal S can be received from the bus, in which case the buffers then monitor the status of the data going to and from the bus. The clock signals 15, 16 are connected to the logic circuits 7, 8 so that when the power supply unit has started to the required operating voltage level, this information enters the connection circuit to the hardware reset line 13 therein, from where control goes either to the clock signal switch 6. for stable logic 2 or for bi-stable logic 2 only.

35 Kun bi-stable-logiikalle 2 tulee hardware reset -signaali 13, se ohjaa 11 katkaisuelimen 5 kytkemåån kellosignaalin logiikkapiirille 8 ja ohjaa 10 kolmitilapuskurit 1 pois suu-riohmisesta tilasta. Sen sijaan, ettå tieto tehonsyottoyksi- 6 92449 kon kåynnistymisestå menee hardware reset -linjaan 13, mik-roprosessori voi antaa tåstå tiedon 18 ohjauslohkolle anta-malla ohjausrekisteriin 4 uudet tilat. Edellå esitetyn li-såksi hardware reset -linjaa 13 voidaan kåyttåå esto-ohjauk-5 sena 13, jolloin, kun kolmitilapuskurit normaalitapauksessa ohjautuvat automaattisesti suurimpedanssiseen tilaan kytket-tåesså pistoyksikko våylåån, voidaan tåmå haluttaessa eståå antamalla esto-ohjauslinjaan 13 bi-stable-logiikalle 3 ja katkaisuelimille 5, 6 ohjaus, jolla estetåån kellosignaalin 10 katkaisu ja kolmitilapuskurin låhto.When the bi-stable logic 2 receives a hardware reset signal 13, it directs 11 the clock signal connected by the disconnecting member 5 to the logic circuit 8 and directs the three-state buffers 1 out of the high-power state. Instead of the information about the start-up of the power supply unit 6 92449 going to the hardware reset line 13, the microprocessor can give this information to the control block 18 by giving the control register 4 new states. In addition to the above, the hardware reset line 13 can be used as a blocking control 13, whereby when the three-mode buffers are normally automatically switched to high impedance mode when the plug-in unit is connected to the bus, this can be blocked by providing a blocking control line. and control for the switching members 5, 6 to prevent the clock signal 10 from being switched off and the output of the three-state buffer.

Kuvassa ei ole esitetty tehonsyottåyksikkoå ja sitå, miten se voidaan liittåå pistoyksikon piireille syottåmåån kåytto-jånnitettå. Kåytånnosså tåmå voidaan ratkaista siten, ettå 15 apujånnitelinjan, tehonsydttoyksikoltå tulevan linjan ja pistoyksikon vålille jårjestetåån kytkin, jota ohjaa tehon-syottoyksikko. Ohjaus toimii tåll6in siten, ettå kytkin kyt-kee pistoyksikolle ja liitåntåpiirille apujånnitteen siksi aikaa kun pistoyksikko kytketåån våylåån ja kun pistoyksikkd 20 otetaan kåyttoon, sitå ohjaava mikroprosessori heråttåå te- honsy6ttoyksik5n, joka kåynnistyttyåån ohjaa kytkimen toi-seen asentoon, jolloin pistoyksikkoon ja liitåntåpiiriin tulee kåyttojånnite tehonsySttoyksikoltå eikå apujånnitelin-jalta. Samalla tehonsydttdyksikostå menee tieto sen herååmi-25 sestå liitåntåpiirin hardware reset -linjaan 13.The figure does not show the power supply unit and how it can be connected to the circuits of the plug-in unit to supply the operating voltage. In practice, this can be solved by arranging a switch controlled by the power supply unit between the 15 auxiliary voltage lines, the line coming from the power ignition unit and the plug-in unit. The control then operates in such a way that the switch applies auxiliary voltage to the plug-in unit and the connection circuit, therefore, when the plug-in unit is connected to the bus and the plug-in unit 20 is put into operation, the microprocessor from the power supply unit and not from the auxiliary voltage. At the same time, information from the power ignition unit goes to its wake-up 25 hardware circuit reset line 13.

Esillå olevan keksinnon avulla voidaan såhkoisiå yksikditå, kuten pistoyksikditå, liittåå våylåån ja irrottaa våylåstå håiriottomåsti. Keksinto soveltuu erityisesti tiedonsiirto-30 laitteisiin, joiden våylisså kåsitellåån ja siirretåån aika-jakoisia signaaleja.By means of the present invention, an electronic unit, such as a plug-in unit, can be connected to and disconnected from the bus without interference. The invention is particularly suitable for data transmission devices 30 in the processing of which time division signals are processed and transmitted.

IIII

Claims (10)

92449 792449 7 1. Liitåntåpiiri såhkoisen yksikon kytkemiseksi håiriotto-måsti såhkoiseen våylåån, jossa kulkee usean såhkoisen yksikon vålillå aikajakoisia våylåsignaaleja, joka liitåntåpiiri 5 kåsittåå låhdossåån jokaista såhkoisen yksikon våylåån kyt-kettåvåå signaalijohdinta vårten kolmitilapuskurin (l), jossa on ohjaustulo (10) sen ohjaamiseksi suurimpedanssiseen tilaan såhkoisen yksikon våylåån kytkemistå ja våylåstå ir-rottamista vårten, tunnettu siitå, ettå se kåsittåå ohjaus-10 lohkon (2) , joka ohjaa jokaisen kolmitilapuskurin (1) tilaa ja johon on ennalta ohjelmoitu sen antamat låhtotilat (10) ja joka automaattisesti asettaa kolmitilapuskureiden (1) tilat ja jossa on lisåksi tulo (18) sen ohjelmoimiseksi ul-koisesti. 151. Liitåntåpiiri coupling såhkoisen ENTITY håiriotto-måsti såhkoiseen våylåån carrying a plurality of såhkoisen the unit of the electoral law time division våylåsignaaleja which liitåntåpiiri 5 kåsittåå låhdossåån each såhkoisen ENTITY våylåån NCP-kettåvåå signal line closets three-state buffer (L), having a control input (10) for controlling the high-impedance state for connecting and disconnecting the bus of an electronic unit, characterized in that it comprises a control-10 block (2) which controls the state of each three-state buffer (1) and which is pre-programmed by its output states (10) and which automatically sets the three 1) modes and with an additional input (18) for programming it externally. 15 2. Patenttivaatimuksen 1 mukainen liitåntåpiiri, tunnettu siitå, ettå siinå on elimet (5, 6) såhkoisen yksikon kel-losignaalien (15, 16) katkaisemiseksi, joita katkaisuelimiå (5, 6) ohjaa kolmitilapuskureita ohjaava ohjauslohko (2). 20Interface circuit according to Claim 1, characterized in that it has means (5, 6) for switching off the clock signals (15, 16) of the electronic unit, which switching means (5, 6) are controlled by a control block (2) controlling the three-state buffers. 20 3. Patenttivaatimuksen 1 tai 2 mukainen liitåntåpiiri, tunnettu siitå, ettå ohjauslohko (2) kåsittåå ennalta måå-råttyihin tiloihin asettuvan ohjauslogiikan (3) ja ohjelmoi-tavan muistielimen (4), johon on ennalta tallennettu ohjaus- 25 logiikan (3) låhtotilat.Interface circuit according to Claim 1 or 2, characterized in that the control block (2) comprises control logic (3) set in predetermined states and a programmable memory element (4) in which the output states of the control logic (3) are pre-stored. 4. Patenttivaatimuksen 1 mukainen liitåntåpiiri, tunnettu siitå, ettå siinå on esto-ohjaus (13), jolla estetåån auto-maattisen ohjauksen (2) påållekytkeytyminen. 30Connection circuit according to Claim 1, characterized in that it has an inhibit control (13) which prevents the automatic control (2) from being switched on. 30 5. Patenttivaatimuksen 3 mukainen liitåntåpiiri, tunnettu siitå, ettå ohjauslogiikka (3) kåsittåå bi-stable-logiikan (3) .Interface circuit according to Claim 3, characterized in that the control logic (3) comprises bi-stable logic (3). 6. Patenttivaatimuksen 3 mukainen liitåntåpiiri, tunnettu siitå, ettå muistielin (4) kåsittåå ohjausrekisterin (4). 8 92449Interface circuit according to Claim 3, characterized in that the memory element (4) comprises a control register (4). 8 92449 7. Patenttivaatimuksen 1 mukainen liitåntåpiiri, tunnettu siitå, ettå såhkåinen yksikkå kåsittåå keskussuorittimen, joka ohjaa liitåntåpiirin ohjauslohkoa (2).Interface circuit according to claim 1, characterized in that the electronic unit comprises a central processor which controls the control block (2) of the interface circuit. 8. Patenttivaatimuksen 4 mukainen liitåntåpiiri, tunnettu siitå, ettå esto-ohjaus on kytketty ohjauslogiikkaan (3).Interface circuit according to Claim 4, characterized in that the inhibit control is connected to the control logic (3). 9. Patenttivaatimuksen 4 tai 8 mukainen liitåntåpiiri, tunnettu siitå, ettå esto-ohjaus on kytketty kellosignaalin 10 katkaisuelimeen (6).Connection circuit according to Claim 4 or 8, characterized in that the inhibit control is connected to the switching element (6) of the clock signal 10. 10. Jonkin edellisen patenttivaatimuksen mukainen liitåntåpiiri, tunnettu siitå, ettå se on integroitu samaan mikro-piiriin kuin såhkoisen yksikon varsinainen toiminnallinen 15 logiikka (7, 8).Interface circuit according to one of the preceding claims, characterized in that it is integrated in the same microcircuit as the actual functional logic (7, 8) of the electronic unit.
FI925921A 1992-12-29 1992-12-29 Uninterrupted connection to the time division bus FI92449C (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FI925921A FI92449C (en) 1992-12-29 1992-12-29 Uninterrupted connection to the time division bus
PCT/FI1993/000557 WO1994015298A1 (en) 1992-12-29 1993-12-28 Disturbance-free connection to time-divided bus
AU58163/94A AU5816394A (en) 1992-12-29 1993-12-28 Disturbance-free connection to time-divided bus
GB9511800A GB2288894B (en) 1992-12-29 1993-12-28 Disturbance-free connection to time-divided bus
DE4396777T DE4396777T1 (en) 1992-12-29 1993-12-28 Interference-free connection to a time-multiplexed bus
SE9502180A SE515782C2 (en) 1992-12-29 1995-06-15 Interference-free connection to a time-multiplex bus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI925921A FI92449C (en) 1992-12-29 1992-12-29 Uninterrupted connection to the time division bus
FI925921 1992-12-29

Publications (3)

Publication Number Publication Date
FI925921A0 FI925921A0 (en) 1992-12-29
FI92449B FI92449B (en) 1994-07-29
FI92449C true FI92449C (en) 1994-11-10

Family

ID=8536476

Family Applications (1)

Application Number Title Priority Date Filing Date
FI925921A FI92449C (en) 1992-12-29 1992-12-29 Uninterrupted connection to the time division bus

Country Status (6)

Country Link
AU (1) AU5816394A (en)
DE (1) DE4396777T1 (en)
FI (1) FI92449C (en)
GB (1) GB2288894B (en)
SE (1) SE515782C2 (en)
WO (1) WO1994015298A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081733A (en) * 1997-04-16 2000-06-27 Motorola, Inc. Communication control apparatus and method
FI103451B (en) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Three-state output of the crossover component
FI103452B (en) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Bus architecture of the crossover device
FI103449B1 (en) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Cross-Link Processor Command Architecture
FI103621B (en) * 1997-08-26 1999-07-30 Nokia Telecommunications Oy Method and apparatus for inserting control channels into a data stream m
FI103453B (en) * 1997-08-26 1999-06-30 Nokia Telecommunications Oy Automatic conditional crossover

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1217801B (en) * 1988-06-08 1990-03-30 Honeywell Rull Italia S P A APPARATUS FOR REMOVAL / HOT INSERTION ON A UNIT CONNECTION BUS, WITH NON-REMOVABLE MAGNETIC RECORDING SUPPORT
US4949334A (en) * 1989-04-21 1990-08-14 Alcatel Na, Inc. Protected information transfer system

Also Published As

Publication number Publication date
SE9502180L (en) 1995-06-15
GB2288894B (en) 1996-10-09
SE9502180D0 (en) 1995-06-15
FI92449B (en) 1994-07-29
FI925921A0 (en) 1992-12-29
WO1994015298A1 (en) 1994-07-07
DE4396777T1 (en) 1995-12-07
GB2288894A (en) 1995-11-01
AU5816394A (en) 1994-07-19
SE515782C2 (en) 2001-10-08
GB9511800D0 (en) 1995-08-23

Similar Documents

Publication Publication Date Title
US4843539A (en) Information transfer system for transferring binary information
KR100299149B1 (en) Microcontrollers with N-bit data bus widths with I / O pins of N or less and how
CN112463702B (en) CPLD I2C channel address allocation method and system of cascade backplane
FI92449C (en) Uninterrupted connection to the time division bus
EP1997275B1 (en) Dynamic data path component configuration apparatus and methods
CN114020673A (en) Automatic wire jumper device and communication equipment
CN114911734A (en) Circuit card with on-board non-volatile memory
US4903015A (en) Communication device and star circuit for use in such a communication device, and device comprising such a star circuit
US20040078620A1 (en) Equipment protection using a partial star architecture
KR100305312B1 (en) Interface device
CN216561773U (en) Automatic wire jumper device and communication equipment
FI92448C (en) A system for applying voltage to multiple common voltage lines of an electrical unit
US6192437B1 (en) Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals
US5612954A (en) Time switch system
US6542952B1 (en) PCI computer system having a transition module and method of operation
US20030200376A1 (en) System for data transfer between microcomputer devices
KR100216402B1 (en) Line card for processing communication data in voice messaging system
KR100425580B1 (en) Asynchronous transfer mode switch and automatic switching method thereof
JP3325795B2 (en) Bus connection device
RU2260835C2 (en) Extensible automatic system
KR100251782B1 (en) Subscriber interfacing circuits and its testing method in isdn
KR100201656B1 (en) Switch backplane apparatus of switching equipment
KR20020063639A (en) ATM Switch System and Application Method
JP2594280B2 (en) Hot swapping method
KR100197439B1 (en) Apparatus for communicating processor with device in switching system

Legal Events

Date Code Title Description
BB Publication of examined application