RU2540794C2 - Переключающее устройство с каскодной схемой - Google Patents

Переключающее устройство с каскодной схемой Download PDF

Info

Publication number
RU2540794C2
RU2540794C2 RU2011142852/08A RU2011142852A RU2540794C2 RU 2540794 C2 RU2540794 C2 RU 2540794C2 RU 2011142852/08 A RU2011142852/08 A RU 2011142852/08A RU 2011142852 A RU2011142852 A RU 2011142852A RU 2540794 C2 RU2540794 C2 RU 2540794C2
Authority
RU
Russia
Prior art keywords
circuit
semiconductor switch
control input
control
terminal
Prior art date
Application number
RU2011142852/08A
Other languages
English (en)
Other versions
RU2011142852A (ru
Inventor
Йюрген БИЛА
Иоганн В. КОЛАР
Даниель АГГЕЛЕР
Original Assignee
Этх Цюрих
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Этх Цюрих filed Critical Этх Цюрих
Publication of RU2011142852A publication Critical patent/RU2011142852A/ru
Application granted granted Critical
Publication of RU2540794C2 publication Critical patent/RU2540794C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

Изобретение относится к области электронной схемотехники, в частности к переключающему устройству. Достигаемый технический результат - ограничение скорости изменения напряжения на переключателях или задание определенного уровня этого напряжения. Переключающее устройство для переключения тока между первым выводом (1) и вторым выводом (2) содержит каскодную схему с последовательным включением первого полупроводникового переключателя (М) и второго полупроводникового переключателя (J), оба полупроводниковых переключателя (М, J) соединены друг с другом через общую точку (13), при этом управление первым полупроводниковым переключателем (М) производится посредством первого управляющего входа в соответствии с напряжением между первым управляющим входом и первым выводом (1), а управление вторым полупроводниковым переключателем (J) производится посредством второго управляющего входа (4) в соответствии с напряжением между вторым управляющим входом (4) и общей точкой (13), а между вторым выводом (2) и по меньшей мере одним из управляющих входов подключена управляющая схема, оснащенная емкостью (С), выполненной с возможностью предварительной установки ее величины. 12 з.п. ф-лы. 7 ил.

Description

Изобретение относится к области электронной схемотехники, в частности к переключающему устройству с каскодной схемой по ограничительной части п.1 формулы изобретения.
УРОВЕНЬ ТЕХНИКИ
Электронные устройства для быстрого переключения электрических токов при высоких рабочих напряжениях, в частности при незначительных потерях на диэлектрическую проводимость, реализованы в соответствии с патентными документами DE 19610135 С1 или US 6157049. В этом случае электронное устройство основано на специальном соединении полевого МОП-транзистора (МОП-транзистора) М и полевого транзистора с управляющим p-n-переходом (ПТУП) J, которое показано на Фиг.1, управление обоими переключателями, расположенными между первым выводом 1 и вторым выводом 2, производится через вывод затвора 3 МОП-транзистора М.
Описание уровня техники, а затем и описание изобретения, приведены ниже на примере полумостовой схемы с индуктивной нагрузкой, как показано на Фиг.2. Полумостовая схема с силовыми электронными переключателями М, J, M1, J1 и индуктивной нагрузкой L, подключенной между третьим выводом 5 и вторым выводом 2, имеет типовое устройство, встречающееся во многих силовых электронных системах. Нижняя каскодная схема между первым выводом 1 и вторым выводом 2 образована нижним МОП-транзистором М и нижним ПТУП J. Верхняя каскодная схема между вторым выводом 2 и третьим выводом 5 образована верхним МОП-транзистором M1 и ПТУП J1. При этом третий вывод 5 расположен, например, в точке с напряжением промежуточной цепи, первый вывод 1 - в противоположной точке с напряжением промежуточной цепи или в нулевой точке многофазной системы. В этом случае вместо верхней каскодной схемы возможно применение диода с катодной связью на третьем выводе 5.
Если каскодная схема включена, то есть проводит ток, то независящий от нагрузки, подводимый к катушке индуктивности L ток течет от второго вывода 2 к первому выводу 1. При выключении нижнего МОП-транзистора М к последовательно включенному нижнему ПТУП J приложено отрицательное напряжение отсечки, запирающее нижний ПТУП J. При этом происходит переключение тока с нижней каскодной схемы на верхнюю каскодную схему. После этого ток течет через катушку индуктивности L и от второго вывода 2 через внутренние диоды верхнего МОП-транзистора M1 и верхнего ПТУП J1 к третьему выводу 5. На чертежах внутренние диоды включены встречно-параллельно соответствующему переключателю. Таким образом, они действуют как встречно включенные гасящие диоды.
Из-за паразитных емкостей переключателей, возникающих вследствие конструкции этих переключателей, время переноса заряда или время создания для переключателя запирающего напряжения зависит от тока. При большем токе через катушку индуктивности L быстрее происходит переключение, что приводит к более быстрому образованию запирающего напряжения на соответствующем переключателе. Это ведет к возникновению очень больших значений изменения напряжения (du/dt), которые сильно влияют на характеристику электромагнитной совместимости (ЭМС).
Очень большое значение du/dt при включении специального соединения МОП-транзистора и ПТУП, возникающее, в частности, когда нижней каскодной схемой произведено переключение тока верхних гасящих диодов, не зависит от рабочего тока. Однако не исключена вероятность сильного влияния получающихся при включении очень крутых фронтов импульсов напряжения на ЭМС.
Поэтому в различных случаях применения необходимо управлять скоростью переключения как при включении, так и при выключении и, следовательно, обеспечивать способ управления фронтами импульсов напряжения независимо от рабочего тока, с целью снижения или устранения наведенных помех. Поэтому в известных способах для отдельных дискретных транзисторов, помимо других изменений, внесены измененения в схему управления затвором, в результате чего обеспечено достаточно эффективное управление переключением - как при включении, так и при выключении транзисторов.
Другой известный пример использования отдельного МОП-транзистора для оказания воздействия на управляемость du/dt состоит в том, что за счет увеличения соответствующей емкости затвор - сток, обеспечено продление эффекта Миллера, ограничивающего ток затвора. Благодаря дополнительной емкости затвор - сток увеличены отрицательная обратная связь от стока к затвору и, в частности, продолжительность включения и выключения. Соотвественно, этот случай характеризуется уменьшением значений du/dt.
Однако в специальных соединениях МОП-транзистора М и ПТУП J известные способы, в частности, изменение схемы управления затвором, неприменимы, так как они приводят лишь к изменению характеристики МОП-транзистора, а не характеристики ПТУП, на который подано высокое рабочее напряжение.
КРАТКОЕ ИЗЛОЖЕНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ
В связи с вышеизложенным, цель изобретения заключается в обеспечении такого переключающего устройства и такого способа управления характеристикой du/dt вышеназванного типа, которые предусматривают устранение вышеназванных недостатков. В частности, цель изобретения заключается в ограничении скорости изменения напряжения на переключателях или в задании определенного уровня этого напряжения, не оказывающего негативное влияние на другие важные свойства переключающего устройства.
Эта задача решена благодаря переключающему устройству с последовательным включением МОП-транзистора и ПТУП с признаками по п.1 формулы изобретения.
Итак, переключающее устройство для переключения тока между первым выводом и вторым выводом содержит каскодную схему с последовательным включением первого полупроводникового переключателя и второго полупроводникового переключателя, причем оба полупроводниковых переключателя соединены друг с другом через общую точку, и
- управление первым полупроводниковым переключателем производится при помощи первого управляющего входа в соответствии с напряжением между первым управляющим входом и первым выводом, и
- управление вторым полупроводниковым переключателем производится при помощи второго управляющего входа в соответствии с напряжением между вторым управляющим входом и общей точкой.
При этом между вторым выводом и по меньшей мере одним из управляющих входов включена управляющая схема, оснащенная емкостью, выполненной с возможностью предварительной установки ее величины.
Благодаря этой емкости, включеной параллельно внутренней емкости переключателя сток - затвор, увеличено значение емкости сток - затвор, при этом предпочтительно с помощью демпфирующего сопротивления производится гашение возникающих колебаний с одновременным ограничением зарядного/разрядного тока для емкости. Таким образом, в общем, управляющий выключатель предпочтительно представляет собой RC-звено.
Чем большее значение выбрано для емкости, тем сильнее отрицательная обратная связь на управляющем входе и тем сильнее эффект Миллера, приводящий к уменьшению скорости включения или выключения и, таким образом, уменьшению крутизны характеристики изменений напряжения до незначительных значений.
В предпочтительном варианте осуществления изобретения первый полупроводниковый переключатель представляет собой полевой транзистор с изолированным затвором (ПТИЗ), в частности МОП-транзистор, второйполупроводниковый переключатель представляет собой ПТУП. С целью упрощения ниже речь будет идти только либо о МОП-транзисторе, либо соответственно о ПТУП, причем сказанное, в общем, относится и к первому и ко второму полупроводниковым переключателям, взаимодействующим в каскодной схеме. В данной заявке под понятием «МОП-транзистор» также имеются ввиду полупроводниковые элементы, подпадающие под общее обозначение МДП-транзистор, то есть «полевой транзистор со структурой металл - диэлектрик - полупроводник», или элементы, включенные в расширенное понятие ПТИЗ.
В еще одном предпочтительном варианте осуществления изобретения между вторым управляющим входом и первым выводом включена резистивная схема. Эта схема предназначена для замедления процесса заряда внутренней емкости между управляющим входом и выводом второго полупроводникового переключателя, соединенным со вторым выводом.
Резистивная схема, например отдельный добавочный резистор, представляет собой сопротивление для ПТУП во включенном состоянии. В частности вместе с емкостью затвор - исток ПТУП это сопротивление образует дополнительное RC-звено, и с его помощью замедляет процесс заряда или разряда емкости затвор - исток ПТУП до напряжения отсечки или, соответственно, до напряжения включения 0 вольт.
Кроме того, ток заряда или разряда емкости управляющей схемы ограничен благодаря добавочному резистору, причем также следует учитывать демпфирующее сопротивление. Вследствие тока заряда или разряда емкости на добавочном резисторе в течение короткого времени действует напряжение, повышающее, или, соответственно, понижающее потенциал четвертого вывода или второго управляющего входа на выводе затвора ПТУП и, следовательно, оказывающее противодействие выключению или, соответственно, включению ПТУП.
В еще одном варианте осуществления изобретения перед выводом затвора ПТУП, то есть между выводом затвора и четвертым выводом, включен последовательно дополнительный ограничительный резистор, чтобы, таким образом, обеспечить оптимальное управление ПТУП и, в частности, индивидуальное задание скорости переключения.
В другом предпочтительном варианте изобретения предусмотрено независимое друг от друга задание характеристик переключения при включении и выключении с обеспечением разных или синхронизированных значений du/dt посредством включения дополнительной цепи между четвертым и первым выводом. Для этой цепи, содержащей диоды и различные демпфирующие резисторы, предусмотрена возможность рассчета и оптимизации отдельно для включения или выключения ПТУП.
В частности, управляющая схема из RC-звена между четвертым и вторым выводом представляет собой либо параллельное включение либо параллельное включение с адаптируемыми демпфирующими резисторами для включения или выключения, или параллельное включение с возможностью индивидуальной адаптации как демпфирующих резисторов, так и емкостей в соответствии с характеристиками включения или выключения.
В еще одном предпочтительном варианте осуществления изобретения между третьим выводом или первым управляющим входом и вторым выводом установлена емкость. В этом случае первый управляющий вход тождественен выводу затвора МОП-транзистора. В результате, отрицательная обратная связь второго вывода воздействует на вывод затвора МОП-транзистора и, из-за необходимости в дополнительных носителях заряда, не обеспеченных схемой управления затвором, происходит усиление эффекта Миллера с удлинением горизонтального участка характеристики или «плато Миллера» и снижение, таким образом, скорости переключения как при включении, так и при выключении.
В частности, предусмотрено также включение емкости между вторым и третьим выводом перед неинвертирующей усилительной схемой, и в этом случае усилительная схема соединена с третьим выводом.
Остальные предпочтительные варианты осуществления изобретения следуют из зависимых пунктов формулы изобретения.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
Далее предмет изобретения подробно пояснен на основе примеров предпочтительных исполнений изобретения, которые представлены в следующих условных изображениях на приложенных чертежах.
Фиг.1. Схема последовательного включения МОП-транзистора и полевого транзистора с p-n-переходом в соответствии с известным уровнем техники;
Фиг.2. Пример использования показанной на Фиг.1 схемы в соответствии с известным уровнем техники;
Фиг.3. Первый вариант осуществления изобретения;
Фиг.4. Второй вариант осуществления изобретения;
Фиг.5. Третий вариант осуществления изобретения с разными вариантами управляющей схемы;
Фиг.6. Четвертый вариант осуществления изобретения;
Фиг.7. Пятый вариант осуществления изобретения.
В основном, одинаковые детали на чертежах указаны одними и теми же ссылочными обозначениями.
ПУТИ ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯ
На Фиг.3 показан первый вариант осуществления изобретения: отдельное переключающее устройство, например, часть более широкого переключающего устройства, в частности, инвертора, содержит каскодную схему, содержащую первый и второй полупроводниковый переключатель. В этом и в следующих примерах речь идет о переключателях на основе ПТУП и МОП-транзистора, а на чертежах показаны полупроводниковые элементы с каналом n-типа. Однако это не исключает вариантов осуществления изобретения аналогичным образом на элементах с каналом p-типа и обратной полярностью, а также с биполярными транзисторами.
Предусмотрена возможность увеличения числа переключающих устройств, показанных на Фиг.3 и Фиг 4-7, до требуемого количества, с использованием их в одном или нескольких плечах моста в соответствии с конфигурацией, изображенной на Фиг.2.
Итак, с одной стороны, переключающее устройство согласно изобретению имеет два полупроводниковых переключателя, которые в показанных вариантах осуществления изобретения представляют собой ПТУП J и МОП-транзистор М (или ПТИЗ), включенные по каскодной схеме. В частности, МОП-транзистор М в качестве первого полупроводникового переключателя включен между первым выводом 1 и общим выводом 13, а ПТУП J в качестве второго полупроводникового переключателя включен между общим выводом 13 и вторым выводом 2. Управление МОП-транзистором производится через вывод 3 его затвора, используемый в качестве первого управляющего входа 3. Управление ПТУП J производится через вывод его затвора. В каскодной схеме, соответствующей существующему уровню техники, вывод затвора ПТУП J соединен непосредственно с первым выводом, и управление ПТУП J производится в соответствии с напряжением затвор - исток.
В одном из вариантов осуществления изобретения между вторым управляющим входом 4 и вторым выводом 2 включена управляющая схема 12, содержащая емкость С, выполненную с возможностью предварительной установки ее величины. Второй управляющий вход 4 соединен либо непосредственно с выводом затвора ПТУП J, то есть, с точки зрения электроники, с выводом затвора, как показано на Фиг.3, либо, через ограничительный резистор Rg, выполненный с возможностью предварительной установки его величины, с ПТУП J, как показано на Фиг.4.
Управляющая схема 12 в первом варианте согласно Фиг.3 и 4 содержит последовательно включенные емкость С и демпфирующий резистор RSt. Дополнительно к управляющей схеме между вторым управляющим входом 4 и первым выводом 1 предусмотрено включение резистивной схемы 7. Из объединения резистивной схемы 7 и управляющей схемы 12 образована схема 6 для второго управляющего выхода 4. Схема 6 обеспечивает управляемое воздействие на значения времени переключения каскодной схемы. Это происходит следующим образом.
- Емкость С служит для увеличения емкости Миллера для ПТУП J и, соответственно, всей каскодной схемы.
- Демпфирующий резистор RSt обеспечивает предотвращение колебаний, возникающих за счет емкости С.
- Резистивная схема 7, как вариант, содержащая добавочный резистор R, обеспечивает замедление процесса заряда внутренней емкости между затвором и стоком ПТУП J.
- Последовательный резистор Rg, имеющийся в некоторых вариантах исполнения, вызывает замедление реакции запирания или включения ПТУП J, кроме того, вместе с добавочным резистором R он служит для увеличения времени заряда и, соответственно, разряда внутренней емкости между затвором и истоком ПТУП J.
Вследствие сравнительно небольшого запирающего напряжения на первом полупроводниковом переключателе влияние на время переключения каскодной схемы последовательно включенного резистора Rg по сравнению с влиянием добавочного резистора R относительно невелико. Несмотря на это предпочтительно осуществлять целенаправленный выбор последовательного резистора Rg для регулировки времени переключения. Однако, в целях ограничения тепловой нагрузки между истоком и затвором ПТУП в лавинном режиме паразитного диода между истоком и затвором, следует соблюдать осторожность, во избежание слишком большого значения общего сопротивления в результате последовательного включения добавочного резистора R и резистора Rg. Поэтому, независимо от скорости переключения и рабочего напряжения, значение последовательного сопротивления Rg по сравнению с добавочным резистором R необходимо выбирать сравнительно небольшое, лежащее в диапазоне низких значений сопротивлений.
В частности, на скорость переключения оказывают воздействие при помощи емкости С управляющей схемы или добавочного резистора R. Сочетание обоих параметров следует выбирать, в частности, с учетом геометрических ограничительных условий и вышеописанного ограничения допустимого значения добавочного резистора R с точки зрения тепловыделения. Остальные параметры являются вторичными, их выбор определен токоограничительными условиями или разрядом емкостей.
Ниже приведен пример выбора управляющих схем и резистивной схемы для обеспечения требуемой скорости переключения каскодной схемы согласно Фиг.3. При напряжении промежуточной цепи 400 В и коммутационном токе 4 А влияние на отношение du/dt осуществлено следующим образом. В случае параметров С=100 пФ и RSt=100 Ом для управляющей схемы 12 и сопротивления R=47 Ом для резистивной схемы 7 скорость изменений напряжения du/dt составляет 3,8 кВ/мкс вместо 32 кВ/мкс без этой схемы.
На Фиг.5 показан третий вариант осуществления изобретения с различными вариантами управляющей схемы 8, 9, 10, 12 и еще одним вариантом резистивной схемы 7. Показанный на чертеже вариант резистивной схемы 7 содержит диоды выбора: Don, Doff, обеспечивающие возможность выбора дополнительных резисторов Ron, Roff с разным значением сопротивления в соответствии с направлением тока через резистивную схему 7. Благодаря этому один добавочный резистор Ron задействован при включении, а другой добавочный резистор Roff - при выключении. Другими вариантами 8, 9, 10 управляющей схемы являются:
- второй вариант 8 с параллельным включением емкости С и демпфирующего резистора RSt;
- третий вариант 9 с емкостью С, включенной последовательно с двумя параллельными демпфирующими резисторами RSt, с возможностью выбора каждого из них в соответствии с направлением тока при помощи встречно включенных диодов D, и предпочтительно имеющими разные значения сопротивления;
- четвертый вариант 10 с двумя параллельными ветвями, с возможностью выбора каждой из них в соответствии с направлением тока посредством встречно включенных диодов D, причем каждая из этих ветвей содержит демпфирующий резистор RSt, включенный последовательно с параллельным включением емкости С и еще одного демпфирующего резистора RSt'. При этом варианте, как и в третьем варианте, предусмотрена возможность раздельного задания времени переключения и крутизны изменения напряжения для процесса включения и выключения, с возможностью раздельного выбора емкости С для включения и выключения. Дополнительные демпфирующие резисторы RSt' также предназначены для разряда емкостей С, так как в этой схеме разряд через диоды D возможен не в каждом случае.
На Фиг.6 показан четвертый вариант осуществления изобретения, в котором управляющая схема 11 включена между вторым выводом 2 и первым управляющим входом 3 первого полупроводникового переключателя, то есть МОП-транзистора М или ПТИЗ, причем первый управляющий вход 3 тождественен выводу затвора МОП-транзистора.
В этом варианте изобретения выходное сопротивление схемы, выдающей управляющий сигнал на управляющем входе 3, вместе с управляющей схемой 11 и емкостью затвор - исток МОП-транзистора в каждом случае образует RC-звено. Оба этих возникающих RC-звена обеспечивают управляемое воздействие на значения времени переключения каскодной схемы. Это происходит следующим образом.
- За счет выходного сопротивления происходит увеличение постоянных времени обоих RC-звеньев.
- RC-звено вместе с паразитной емкостью МОП-транзистора оказывает воздействие на характеристику МОП-транзистора при включении или выключении, причем паразитная емкость обусловлена конструкцией транзистора. Чем больше выходное сопротивление, тем больше постоянная времени заряда или разряда емкости по закону τ=RC. В специальной каскодной схеме последовательный резистор большего сопротивления вызывает большую задержку до момента полного запуска процесса переключения.
- RC-звено вместе с управляющей схемой 11 и последовательным резистором оказывает воздействие на скорость переключения каскодной схемы после начала процесса переключения. Предусмотрена возможность оптимизации RC-звена в соответствии с использованием переключающего устройства и для обеспечения требуемой скорости переключения. Благодаря выходному сопротивлению ограничен ток, который требуется из-за отрицательной обратной связи через емкость Миллера.
На Фиг.7 показан пятый вариант осуществления изобретения, в котором управляющая схема 11 включена между вторым выводом 2 и первым управляющим входом 3' нижнего полупроводникового переключателя, то есть МОП-транзистора М или ПТИЗ, причем в этом случае для управления выводом затвора МОП-транзистора М первый управляющий вход 3' соединен с неинвертирующим входом усилителя-формирователя V.
В вариантах осуществления изобретения согласно Фиг.6 и 7 вследствие обратной связи на первом управляющем входе также возникает эффект Миллера, а вместе с тем и требуемая задержка, с возможностью задания ее значения, процессов переключения каскодной схемы. В показанном на чертеже примере управляющая схема 11 представляет собой отдельную емкость С, но применимы также и другие варианты 8, 9, 10 управляющей схемы, например, вариант, изображенный на Фиг.5, обеспечивающие регулировку демпфирования и оказывающие независимо друг от друга воздействие на процессы включения и выключения.
Разумеется, во всех случаях упоминания в тексте соединения двух элементов имеется в виду электрическое соединение этих элементов.

Claims (13)

1. Переключающее устройство для переключения тока между первым выводом (1) и вторым выводом (2), содержащее каскодную схему с последовательным включением первого полупроводникового переключателя (М) и второго полупроводникового переключателя (J), причем оба этих полупроводниковых переключателя (М, J) соединены друг с другом через общую точку (13), при этом управление первым полупроводниковым переключателем (М) производится посредством первого управляющего входа (3, 3′) в соответствии с напряжением между первым управляющим входом (3, 3′) и первым выводом (1), а управление вторым полупроводниковым переключателем (J) производится посредством второго управляющего входа (4) в соответствии с напряжением между вторым управляющим входом (4) и общей точкой (13), отличающееся тем, что между вторым выводом (2) и по меньшей мере одним из управляющих входов (3, 3′, 4) подключена управляющая схема (8, 9, 10, 11, 12), оснащенная емкостью (С), выполненной с возможностью предварительной установки ее величины.
2. Устройство по п.1, отличающееся тем, что управляющая схема (8, 9, 10, 12) подключена между вторым выводом (2) и вторым управляющим входом (4).
3. Устройство по п.1 или 2, отличающееся тем, что второй управляющий вход (4) тождественен выводу затвора или выводу базы второго полупроводникового переключателя (J) или второй управляющий вход (4) через последовательный резистор (Rg), выполненный с возможностью предварительной установки его величины, соединен с выводом затвора или выводом базы второго полупроводникового переключателя (J).
4. Устройство по п.1, отличающееся тем, что управляющая схема (11) подключена между вторым выводом (2) и первым управляющим входом (3, 3′).
5. Устройство по п.4, отличающееся тем, что первый управляющий вход (3, 3′) тождественен выводу (3) затвора или выводу базы первого полупроводникового переключателя (М) или тождественен неинвертирующему входу (3′) усилителя-формирователя (V) для управления выводом (3) затвора или выводом базы первого полупроводникового переключателя (М).
6. Устройство по любому из пп.1, 2, 4, 5, отличающееся тем, что управляющая схема (8, 9, 10, 11, 12) содержит емкость (С), включенную последовательно с демпфирующим резистором (RSt) или параллельно демпфирующему резистору (RSt).
7. Устройство по любому из пп.1, 2, 4, 5, отличающееся тем, что управляющая схема (8, 9, 10, 11, 12) имеет две параллельные ветви с емкостями (С) и/или демпфирующими резисторами (RSt), причем обе ветви имеют встречно включенные диоды (D), так что в зависимости от полярности напряжения на управляющей схеме ток течет по одной или другой из этих двух ветвей.
8. Устройство по любому из пп.1, 2, 4, 5, отличающееся тем, что между вторым управляющим входом (4) и первым выводом (1) установлена резистивная схема (7).
9. Устройство по п.8, отличающееся тем, что резистивная схема (7) имеет отдельный резистор в качестве добавочного резистора (R).
10. Устройство по п.8, отличающееся тем, что резистивная схема (7) содержит параллельное включение, в каждом случае состоящее из последовательного включения диода (DON, DOFF) выбора и дополнительного добавочного резистора (RON, ROFF), причем оба диода включены встречно-параллельно друг другу.
11. Устройство по любому из пп.1, 2, 4, 5, 9, 10, отличающееся тем, что первый полупроводниковый переключатель (М) представляет собой ПТИЗ (полевой транзистор с изолированным затвором), в частности МОП-транзистор.
12. Устройство по любому из пп.1, 2, 4, 5, 9, 10, отличающееся тем, что второй полупроводниковый переключатель (J) представляет собой ПТУП (полевой транзистор с управляющим переходом).
13. Устройство по любому из пп.1, 2, 4, 5, 9, 10, отличающееся тем, что управляющая схема (8, 9, 10, 11, 12) и дополнительные элементы (7) схемы (6) параметризированы таким образом, что при включении и/или выключении управляющей схемы скорость изменения напряжения на переключающем устройстве по меньшей мере в два, пять или десять раз меньше по сравнению с переключающим устройством без схемы (6).
RU2011142852/08A 2009-03-27 2010-03-22 Переключающее устройство с каскодной схемой RU2540794C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CH484/09 2009-03-27
CH00484/09A CH700697A2 (de) 2009-03-27 2009-03-27 Schalteinrichtung mit einer kaskodeschaltung.
PCT/CH2010/000078 WO2010108292A2 (de) 2009-03-27 2010-03-22 Schalteinrichtung mit einer kaskodeschaltung

Publications (2)

Publication Number Publication Date
RU2011142852A RU2011142852A (ru) 2013-05-10
RU2540794C2 true RU2540794C2 (ru) 2015-02-10

Family

ID=42668289

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011142852/08A RU2540794C2 (ru) 2009-03-27 2010-03-22 Переключающее устройство с каскодной схемой

Country Status (7)

Country Link
US (1) US8723589B2 (ru)
EP (1) EP2412096B1 (ru)
JP (1) JP5567654B2 (ru)
CN (1) CN102388535B (ru)
CH (1) CH700697A2 (ru)
RU (1) RU2540794C2 (ru)
WO (1) WO2010108292A2 (ru)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH702971A2 (de) * 2010-04-07 2011-10-14 Eth Zuerich Eth Transfer Schalteinrichtung mit jfet-serieschaltung.
US20120241820A1 (en) * 2011-03-21 2012-09-27 International Rectifier Corporation III-Nitride Transistor with Passive Oscillation Prevention
US9859882B2 (en) 2011-03-21 2018-01-02 Infineon Technologies Americas Corp. High voltage composite semiconductor device with protection for a low voltage device
US8766375B2 (en) 2011-03-21 2014-07-01 International Rectifier Corporation Composite semiconductor device with active oscillation prevention
US9362905B2 (en) 2011-03-21 2016-06-07 Infineon Technologies Americas Corp. Composite semiconductor device with turn-on prevention control
JP5290354B2 (ja) * 2011-05-06 2013-09-18 シャープ株式会社 半導体装置および電子機器
JP2013042270A (ja) * 2011-08-12 2013-02-28 Advanced Power Device Research Association トランジスタ回路、双方向スイッチ回路、ダイオード回路及びトランジスタ回路の製造方法
US8441128B2 (en) * 2011-08-16 2013-05-14 Infineon Technologies Ag Semiconductor arrangement
US9438112B2 (en) * 2012-08-23 2016-09-06 Infineon Technologies Americas Corp. Power converter including integrated driver for depletion mode group III-V transistor
US9007117B2 (en) * 2013-08-02 2015-04-14 Infineon Technologies Dresden Gmbh Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor
EP2858195B1 (en) 2013-10-07 2017-08-02 ABB Technology Oy Converter circuit
EP2858221A1 (en) 2013-10-07 2015-04-08 ABB Oy Short circuit protection
WO2015174107A1 (ja) * 2014-05-16 2015-11-19 シャープ株式会社 複合型半導体装置
US9515645B2 (en) * 2014-06-03 2016-12-06 Infineon Technologies Ag System and method for a radio frequency switch
TWI534580B (zh) * 2015-04-17 2016-05-21 台達電子工業股份有限公司 開關電路及其中之電流補償方法
CN106160716B (zh) * 2015-04-17 2019-04-05 台达电子工业股份有限公司 开关电路及其电流补偿方法
US9793260B2 (en) * 2015-08-10 2017-10-17 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
WO2017043611A1 (ja) * 2015-09-10 2017-03-16 古河電気工業株式会社 パワーデバイス
KR102265460B1 (ko) * 2016-01-11 2021-06-16 한국전자통신연구원 캐스코드 스위치 회로
US10033298B1 (en) * 2017-01-20 2018-07-24 General Electric Company Automatic short circuit protection switching device systems and methods
JP6769458B2 (ja) * 2017-07-26 2020-10-14 株式会社デンソー 半導体装置
WO2019022206A1 (ja) * 2017-07-26 2019-01-31 株式会社デンソー 半導体装置
WO2023081503A1 (en) * 2021-11-08 2023-05-11 Qorvo Us, Inc. Dual gate cascode drive
DE102022201644A1 (de) 2022-02-17 2023-08-17 Robert Bosch Gesellschaft mit beschränkter Haftung Kaskodenschaltung mit stromgeführtem Treiber
US11728804B1 (en) * 2022-05-05 2023-08-15 National Technology & Engineering Solutions Of Sandia, Llc High voltage switch with cascaded transistor topology

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2020740C1 (ru) * 1991-07-04 1994-09-30 Центральный научно-исследовательский радиотехнический институт Транзисторный ключ
RU2139620C1 (ru) * 1993-09-08 1999-10-10 Сименс А.Г. Ограничитель тока
WO2002056472A1 (de) * 2001-01-16 2002-07-18 Siemens Aktiengesellschaft Elektronische schalteinrichtung und betriebsverfahren

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62100164A (ja) * 1985-10-24 1987-05-09 Fuji Electric Co Ltd 複合半導体装置
US4677324A (en) * 1986-03-21 1987-06-30 Rca Corporation Fast switch-off circuit for conductivity modulated field effect transistor
JPS63266003A (ja) 1987-04-24 1988-11-02 Nippon Engeruharudo Kk フレ−ク状白金粉末及びその製造方法
JP2535358B2 (ja) 1987-09-16 1996-09-18 ローム 株式会社 電子部品におけるモ―ルド部の製造方法
DE19610135C1 (de) 1996-03-14 1997-06-19 Siemens Ag Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten
DE19902520B4 (de) * 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
JP2001251846A (ja) 2000-03-03 2001-09-14 Tokin Corp 電力用半導体装置
DE10062026A1 (de) 2000-12-13 2002-07-04 Siemens Ag Elektronische Schalteinrichtung
DE10135835C1 (de) * 2001-07-23 2002-08-22 Siced Elect Dev Gmbh & Co Kg Schalteinrichtung zum Schalten bei einer hohen Betriebsspannung
JP5159023B2 (ja) * 2002-12-27 2013-03-06 モーメンティブ・パフォーマンス・マテリアルズ・インク 窒化ガリウム結晶、ホモエピタキシャル窒化ガリウムを基材とするデバイス、及びその製造方法
DE10350170B3 (de) 2003-10-28 2005-01-27 Infineon Technologies Ag Leistungsschaltanordnung mit Sperrschicht-Transistoreinheit und Steuer-Feldeffekttransistoreinheit
JP2006158185A (ja) * 2004-10-25 2006-06-15 Toshiba Corp 電力用半導体装置
US20100045247A1 (en) 2005-04-20 2010-02-25 Nxp B.V. Parallel arranged linear amplifier and dc-dc converter
JP4645313B2 (ja) 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
JP2007166159A (ja) 2005-12-13 2007-06-28 Sony Corp 電圧出力回路
JP4772542B2 (ja) * 2006-03-15 2011-09-14 株式会社東芝 電力変換装置
US7746156B1 (en) * 2006-04-14 2010-06-29 Qspeed Semiconductor Inc. Circuit and method for driving a junction field effect transistor
JP2008042317A (ja) 2006-08-02 2008-02-21 Denso Corp 駆動回路
JP5151286B2 (ja) * 2007-07-17 2013-02-27 富士電機株式会社 スナバ回路
CH700419A2 (de) * 2009-02-05 2010-08-13 Eth Zuerich Jfet-serieschaltung.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2020740C1 (ru) * 1991-07-04 1994-09-30 Центральный научно-исследовательский радиотехнический институт Транзисторный ключ
RU2139620C1 (ru) * 1993-09-08 1999-10-10 Сименс А.Г. Ограничитель тока
WO2002056472A1 (de) * 2001-01-16 2002-07-18 Siemens Aktiengesellschaft Elektronische schalteinrichtung und betriebsverfahren

Also Published As

Publication number Publication date
CN102388535B (zh) 2015-06-24
WO2010108292A2 (de) 2010-09-30
CH700697A2 (de) 2010-09-30
CN102388535A (zh) 2012-03-21
US8723589B2 (en) 2014-05-13
JP2012522410A (ja) 2012-09-20
WO2010108292A3 (de) 2010-11-18
EP2412096B1 (de) 2015-12-02
RU2011142852A (ru) 2013-05-10
EP2412096A2 (de) 2012-02-01
US20120105131A1 (en) 2012-05-03
JP5567654B2 (ja) 2014-08-06

Similar Documents

Publication Publication Date Title
RU2540794C2 (ru) Переключающее устройство с каскодной схемой
US8994413B2 (en) Method for driving power semiconductor switches
US10461733B2 (en) Paralleling power switches using a differential mode choke in the gate drive loop
EP3537604A2 (en) Solid state power controller gate control
US20190198664A1 (en) Double Gate Transistor Device and Method of Operating
US10620650B2 (en) Semiconductor device
US9337625B2 (en) Semiconductor device for use in an ignition system of an internal combustion engine
US9831856B2 (en) Electronic drive circuit and method
CN109217858B (zh) 晶体管装置的过电压保护
US8742826B2 (en) Active clamp circuit
US8890581B2 (en) Driving circuit of insulated gate device
KR20210095619A (ko) 캐스코드 복합 스위치 슬루 레이트 제어
US8033721B2 (en) Temperature sensor circuit
US9602096B2 (en) Power electronic device with improved efficiency and electromagnetic radiation characteristics
US10263533B2 (en) Gated thyristor power device having a rapid turn off time
CN110326216B (zh) 具有保护反馈电路的高功率放大器电路
JP6706876B2 (ja) パワーモジュール
JP6796360B2 (ja) パワーモジュール
JP6847641B2 (ja) ゲート駆動回路
KR101058937B1 (ko) 레벨 쉬프트 회로 및 이의 오동작 방지 방법
JP4830829B2 (ja) 絶縁ゲートトランジスタの駆動回路
JP6734007B2 (ja) パワーモジュール
US20230053929A1 (en) Driving apparatus
US20170141673A1 (en) Power semiconductor element driving circuit
WO2021010353A1 (ja) ゲート駆動回路および半導体遮断器