JP2001251846A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JP2001251846A JP2001251846A JP2000058414A JP2000058414A JP2001251846A JP 2001251846 A JP2001251846 A JP 2001251846A JP 2000058414 A JP2000058414 A JP 2000058414A JP 2000058414 A JP2000058414 A JP 2000058414A JP 2001251846 A JP2001251846 A JP 2001251846A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- power semiconductor
- zener diode
- power supply
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 ノーマリオン型のＳＩＴを主デバイスした電
力用半導体装置であって、従来のＳＩＴの取り扱いの難
しさを緩和し、駆動を容易に行え、しかもＳＩＴの性能
を充分に活かすことのできる電力用半導体装置を得る。 【解決手段】 ＳＩＴ１と、ＭＯＳＦＥＴ２と、ツェナ
ーダイオード３と、ダイオード５と、直流電源４とを主
要構成要素とする電力用半導体装置であって、前記ＳＩ
Ｔ１のソースと、前記ＭＯＳＦＥＴ２のドレインを直列
に接続し、前記ＳＩＴ１のゲートを前記ツェナーダイオ
ード３のカソードに接続し、前記ツェナーダイオード３
のアノードを、前記ＭＯＳＦＥＴ２のソースに接続し、
前記ツェナーダイオード３の両端に、ダイオード５を介
して、前記直流電源４を接続した電力用半導体装置とす
る。
力用半導体装置であって、従来のＳＩＴの取り扱いの難
しさを緩和し、駆動を容易に行え、しかもＳＩＴの性能
を充分に活かすことのできる電力用半導体装置を得る。 【解決手段】 ＳＩＴ１と、ＭＯＳＦＥＴ２と、ツェナ
ーダイオード３と、ダイオード５と、直流電源４とを主
要構成要素とする電力用半導体装置であって、前記ＳＩ
Ｔ１のソースと、前記ＭＯＳＦＥＴ２のドレインを直列
に接続し、前記ＳＩＴ１のゲートを前記ツェナーダイオ
ード３のカソードに接続し、前記ツェナーダイオード３
のアノードを、前記ＭＯＳＦＥＴ２のソースに接続し、
前記ツェナーダイオード３の両端に、ダイオード５を介
して、前記直流電源４を接続した電力用半導体装置とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、主として産業用機
器の電源部分に用いられるのに好適な電力用半導体装置
に係り、特に静電誘導型トランジスタを電力制御用の素
子として用いた電力用半導体装置に関する。
器の電源部分に用いられるのに好適な電力用半導体装置
に係り、特に静電誘導型トランジスタを電力制御用の素
子として用いた電力用半導体装置に関する。
【０００２】
【従来の技術】静電誘導型トランジスタ（以下、ＳＩＴ
と呼ぶ）は、高電圧、大電力領域において、高速動作が
可能な電力用半導体であり、工業用加熱装置、高周波発
振器、中波用放送機等に広く利用されている。
と呼ぶ）は、高電圧、大電力領域において、高速動作が
可能な電力用半導体であり、工業用加熱装置、高周波発
振器、中波用放送機等に広く利用されている。
【０００３】一般に、ＳＩＴは、バイアス電圧０Ｖの時
にドレイン電流が流れるノーマリオン特性を示し、ゲー
トに負極性のバイアスを充分に印加しない状態でドレイ
ン電圧を印加すると、大きなドレイン電流によって素子
が破損することがあり、バイポーラトランジスタ、絶縁
ゲート型電界効果トランジスタ（以下、ＭＯＳＦＥＴと
称する）、絶縁ゲート型バイポーラトランジスタ（以
下、ＩＧＢＴと称する）等のノーマリオフ特性を有する
トランジスタに比べて、取り扱いが難しいという問題が
指摘されている。
にドレイン電流が流れるノーマリオン特性を示し、ゲー
トに負極性のバイアスを充分に印加しない状態でドレイ
ン電圧を印加すると、大きなドレイン電流によって素子
が破損することがあり、バイポーラトランジスタ、絶縁
ゲート型電界効果トランジスタ（以下、ＭＯＳＦＥＴと
称する）、絶縁ゲート型バイポーラトランジスタ（以
下、ＩＧＢＴと称する）等のノーマリオフ特性を有する
トランジスタに比べて、取り扱いが難しいという問題が
指摘されている。
【０００４】また、一般的な３００〜３０００Ｗ級のＳ
ＩＴをオフさせるためには、数十Ｖの負バイアスが必要
である。さらに、ＳＩＴを低損失でオンさせるために
は、ゲートに数百ｍＡの順方向電流を流す必要があるた
め、ＭＯＳＦＥＴやＩＧＢＴ等のＭＯＳゲート型電力用
半導体に比べて、駆動回路が複雑になるという問題が指
摘されている。
ＩＴをオフさせるためには、数十Ｖの負バイアスが必要
である。さらに、ＳＩＴを低損失でオンさせるために
は、ゲートに数百ｍＡの順方向電流を流す必要があるた
め、ＭＯＳＦＥＴやＩＧＢＴ等のＭＯＳゲート型電力用
半導体に比べて、駆動回路が複雑になるという問題が指
摘されている。
【０００５】図５は、ＳＩＴおよびその駆動回路を示す
回路構成図である。図５より、駆動回路９には、電源と
して、正電圧と、負電圧の両方を必要としている。
回路構成図である。図５より、駆動回路９には、電源と
して、正電圧と、負電圧の両方を必要としている。
【０００６】一方、ＳＩＴと同様にノーマリオン特性を
持つ静電誘導サイリスタ（以下、ＳＩサイリスタ）にお
いて、図６に示すようなＳＩサイリスタ１１とＭＯＳＦ
ＥＴ１２のカスコード接続によるノーマリオフ型の複合
半導体１０が報告されている。この複合半導体は、ＳＩ
サイリスタ１１が主デバイスであり、ＭＯＳＦＥＴ１２
がＳＩサイリスタ１１を制御する構成となっている。
持つ静電誘導サイリスタ（以下、ＳＩサイリスタ）にお
いて、図６に示すようなＳＩサイリスタ１１とＭＯＳＦ
ＥＴ１２のカスコード接続によるノーマリオフ型の複合
半導体１０が報告されている。この複合半導体は、ＳＩ
サイリスタ１１が主デバイスであり、ＭＯＳＦＥＴ１２
がＳＩサイリスタ１１を制御する構成となっている。
【０００７】また、ＳＩサイリスタ１１のゲートとＭＯ
ＳＦＥＴ１２のソースの間に接続されているツェナーダ
イオード１３の接合容量を利用して、順方向ゲート電流
を流すことでオン動作を助ける役目をしている。
ＳＦＥＴ１２のソースの間に接続されているツェナーダ
イオード１３の接合容量を利用して、順方向ゲート電流
を流すことでオン動作を助ける役目をしている。
【０００８】
【発明が解決しようとする課題】しかし、この構成をＳ
ＩＴに適用してもオン期間を通して順方向電流を流し続
けることは困難で、ＳＩＴの性能を充分に活かすことが
できない。
ＩＴに適用してもオン期間を通して順方向電流を流し続
けることは困難で、ＳＩＴの性能を充分に活かすことが
できない。
【０００９】従って、本発明の目的は、ノーマリオン型
のＳＩＴを主デバイスした電力用半導体装置であって、
従来のＳＩＴの取り扱いの難しさを緩和し、駆動を容易
に行え、しかもＳＩＴの性能を充分に活かすことのでき
る電力用半導体装置を提供することである。
のＳＩＴを主デバイスした電力用半導体装置であって、
従来のＳＩＴの取り扱いの難しさを緩和し、駆動を容易
に行え、しかもＳＩＴの性能を充分に活かすことのでき
る電力用半導体装置を提供することである。
【００１０】
【課題を解決するための手段】本発明による電力用半導
体装置によれば、静電誘導型トランジスタのソースと絶
縁ゲート型電界効果トランジスタのドレインを直列に接
続し、静電誘導型トランジスタのゲートをツェナーダイ
オードのカソードに接続し、ツェナーダイオードのアノ
ードを絶縁ゲート型電界効果トランジスタのソースに接
続し、ツェナーダイオードの両端に直流電源を接続した
電力用半導体装置とするものである。
体装置によれば、静電誘導型トランジスタのソースと絶
縁ゲート型電界効果トランジスタのドレインを直列に接
続し、静電誘導型トランジスタのゲートをツェナーダイ
オードのカソードに接続し、ツェナーダイオードのアノ
ードを絶縁ゲート型電界効果トランジスタのソースに接
続し、ツェナーダイオードの両端に直流電源を接続した
電力用半導体装置とするものである。
【００１１】また、本発明によれば、上記電力用半導体
装置において、直流電源の正電極を、ダイオードを介し
て上記ツェナーダイオードのカソードに接続し、上記直
流電源の負電極を上記ツェナーダイオードのアノードに
接続する電力用半導体装置が得られる。
装置において、直流電源の正電極を、ダイオードを介し
て上記ツェナーダイオードのカソードに接続し、上記直
流電源の負電極を上記ツェナーダイオードのアノードに
接続する電力用半導体装置が得られる。
【００１２】さらに、本発明によれば、上記電力用半導
体装置において、上記電力用半導体装置は、単体部品を
各々外部接続して得られるか、または同一ユニット内部
で各々接続して得られるか、あるいは同一半導体基板上
に形成して得られるかのいずれかである電力用半導体装
置が得られる。
体装置において、上記電力用半導体装置は、単体部品を
各々外部接続して得られるか、または同一ユニット内部
で各々接続して得られるか、あるいは同一半導体基板上
に形成して得られるかのいずれかである電力用半導体装
置が得られる。
【００１３】即ち、本発明は、静電誘導型トランジスタ
と、絶縁ゲート型電界効果トランジスタと、ツェナーダ
イオードと、ダイオードと、直流電源とを主要構成要素
とする電力用半導体装置において、前記静電誘導型トラ
ンジスタのソースと、前記絶縁ゲート型電界効果トラン
ジスタのドレインを直列に接続し、前記静電誘導型トラ
ンジスタのゲートを前記ツェナーダイオードのカソード
に接続し、前記ツェナーダイオードのアノードを、前記
絶縁ゲート型電解効果トランジスタのソースに接続し、
前記ツェナーダイオードの両端に、ダイオードを介し
て、前記直流電源を接続した電力用半導体装置である。
と、絶縁ゲート型電界効果トランジスタと、ツェナーダ
イオードと、ダイオードと、直流電源とを主要構成要素
とする電力用半導体装置において、前記静電誘導型トラ
ンジスタのソースと、前記絶縁ゲート型電界効果トラン
ジスタのドレインを直列に接続し、前記静電誘導型トラ
ンジスタのゲートを前記ツェナーダイオードのカソード
に接続し、前記ツェナーダイオードのアノードを、前記
絶縁ゲート型電解効果トランジスタのソースに接続し、
前記ツェナーダイオードの両端に、ダイオードを介し
て、前記直流電源を接続した電力用半導体装置である。
【００１４】また、本発明は、前記電力用半導体装置に
おいて、直流電源の正電極を、ダイオードを介して上記
ツェナーダイオードのカソードに接続し、上記直流電源
の負電極を上記ツェナーダイオードのアノードに接続す
る電力用半導体装置である。
おいて、直流電源の正電極を、ダイオードを介して上記
ツェナーダイオードのカソードに接続し、上記直流電源
の負電極を上記ツェナーダイオードのアノードに接続す
る電力用半導体装置である。
【００１５】また、本発明は、前記電力用半導体装置
は、前記静電誘導型トランジスタと、絶縁ゲート型電界
効果トランジスタと、ツェナーダイオードと、ダイオー
ドと、直流電源とを、各々外部接続した構成とする電力
用半導体装置である。
は、前記静電誘導型トランジスタと、絶縁ゲート型電界
効果トランジスタと、ツェナーダイオードと、ダイオー
ドと、直流電源とを、各々外部接続した構成とする電力
用半導体装置である。
【００１６】また、本発明は、前記電力用半導体装置
は、前記静電誘導型トランジスタと、絶縁ゲート型電界
効果トランジスタと、ツェナーダイオードと、ダイオー
ドと、直流電源とが同一ユニット内に配置され、前記各
部品を接続した構成とする電力用半導体装置である。
は、前記静電誘導型トランジスタと、絶縁ゲート型電界
効果トランジスタと、ツェナーダイオードと、ダイオー
ドと、直流電源とが同一ユニット内に配置され、前記各
部品を接続した構成とする電力用半導体装置である。
【００１７】また、本発明は、前記電力用半導体装置
は、同一半導体基板上に、前記静電誘導型トランジスタ
と、絶縁ゲート型電界効果トランジスタと、ツェナーダ
イオードと、ダイオードと、直流電源とを形成した構成
とする電力用半導体装置である。
は、同一半導体基板上に、前記静電誘導型トランジスタ
と、絶縁ゲート型電界効果トランジスタと、ツェナーダ
イオードと、ダイオードと、直流電源とを形成した構成
とする電力用半導体装置である。
【００１８】
【実施例】本発明の実施例による電力用半導体装置につ
いて、以下に説明する。
いて、以下に説明する。
【００１９】（実施例１）図１に、本発明の実施例１に
よる電力用半導体装置の回路構成図を示す。図１の回路
構成は、ＳＩＴ１とＭＯＳＦＥＴ２のカスコード接続を
利用したものである。まず、ＳＩＴ１のソースＳ１とＭ
ＯＳＦＥＴ２のドレインＤ２を直列に接続し、ＳＩＴ１
のゲートＧ１をツェナーダイオード３のカソードＫ３に
接続し、ツェナーダイオード３のアノードＡ３をＭＯＳ
ＦＥＴ２のソースＳ２に接続し、ツェナーダイオード３
の両端に直流電源４を接続する。このとき、直流電源４
の正電極４ａは、ツェナーダイオードのカソードＫ３に
接続し、直流電源４の負電極４ｂは、上記ツェナーダイ
オード３のアノードＡ３に接続する。
よる電力用半導体装置の回路構成図を示す。図１の回路
構成は、ＳＩＴ１とＭＯＳＦＥＴ２のカスコード接続を
利用したものである。まず、ＳＩＴ１のソースＳ１とＭ
ＯＳＦＥＴ２のドレインＤ２を直列に接続し、ＳＩＴ１
のゲートＧ１をツェナーダイオード３のカソードＫ３に
接続し、ツェナーダイオード３のアノードＡ３をＭＯＳ
ＦＥＴ２のソースＳ２に接続し、ツェナーダイオード３
の両端に直流電源４を接続する。このとき、直流電源４
の正電極４ａは、ツェナーダイオードのカソードＫ３に
接続し、直流電源４の負電極４ｂは、上記ツェナーダイ
オード３のアノードＡ３に接続する。
【００２０】さらに、必要に応じて電源保護のために直
流電源４の正電極４ａに、ダイオード５を順方向となる
ように（即ち、直流電源側にアノードＡ５，ツェナーダ
イオード側にカソードＫ５となるように）直列に接続す
る。
流電源４の正電極４ａに、ダイオード５を順方向となる
ように（即ち、直流電源側にアノードＡ５，ツェナーダ
イオード側にカソードＫ５となるように）直列に接続す
る。
【００２１】以下に、この電力用半導体装置の動作を説
明する。
明する。
【００２２】まず、制御電極が０Ｖのとき、ＭＯＳＦＥ
Ｔ２はオフ状態であり、ＳＩＴ１のドレインＤ１に印加
された電源７の電圧によって、ＭＯＳＦＥＴ２のドレイ
ンＤ２・ソースＳ２間には、ドレインＤ２が正となる電
位差が生じる。この電位差がツェナー電圧以上になった
とき、ＳＩＴ１のゲートＧ１・ソースＳ１間には、ゲー
トＧ１が負となる電圧が印加される。ＳＩＴ１の電圧増
幅率が充分大きい場合、ＳＩＴ１はオフ状態となり、主
電極（ＳＩＴ１のドレインＤ１とＭＯＳＦＥＴ２のソー
スＳ２）間に印加されている電源電圧のほとんどは、Ｓ
ＩＴ１のドレインＤ１・ソースＳ１間に、残りの電圧が
ＭＯＳＦＥＴ２のドレインＤ２・ソースＳ２間に、それ
ぞれ分圧される。
Ｔ２はオフ状態であり、ＳＩＴ１のドレインＤ１に印加
された電源７の電圧によって、ＭＯＳＦＥＴ２のドレイ
ンＤ２・ソースＳ２間には、ドレインＤ２が正となる電
位差が生じる。この電位差がツェナー電圧以上になった
とき、ＳＩＴ１のゲートＧ１・ソースＳ１間には、ゲー
トＧ１が負となる電圧が印加される。ＳＩＴ１の電圧増
幅率が充分大きい場合、ＳＩＴ１はオフ状態となり、主
電極（ＳＩＴ１のドレインＤ１とＭＯＳＦＥＴ２のソー
スＳ２）間に印加されている電源電圧のほとんどは、Ｓ
ＩＴ１のドレインＤ１・ソースＳ１間に、残りの電圧が
ＭＯＳＦＥＴ２のドレインＤ２・ソースＳ２間に、それ
ぞれ分圧される。
【００２３】次に、制御電極にＭＯＳＦＥＴ２の遮断電
圧Ｖｔｈ以上の電圧を印加すると、ＭＯＳＦＥＴ２はオ
ン状態となり、ＭＯＳＦＥＴ２のドレインＤ２・ソース
Ｓ２間電圧は減少する。従って、ＳＩＴ１のゲートＧ１
・ソースＳ１間電圧も減少する。ここで、ＭＯＳＦＥＴ
２のドレインＤ２・ソースＳ２間電圧がツェナー電圧以
下になると、ＳＩＴ１のゲートＧ１・ソースＳ１間に
は、直流電源４による順方向ゲート電流が流れ、ＳＩＴ
１はオン状態となる。
圧Ｖｔｈ以上の電圧を印加すると、ＭＯＳＦＥＴ２はオ
ン状態となり、ＭＯＳＦＥＴ２のドレインＤ２・ソース
Ｓ２間電圧は減少する。従って、ＳＩＴ１のゲートＧ１
・ソースＳ１間電圧も減少する。ここで、ＭＯＳＦＥＴ
２のドレインＤ２・ソースＳ２間電圧がツェナー電圧以
下になると、ＳＩＴ１のゲートＧ１・ソースＳ１間に
は、直流電源４による順方向ゲート電流が流れ、ＳＩＴ
１はオン状態となる。
【００２４】さらに、制御電極が０Ｖになると、半導体
装置６ａは再びオフ状態となる。このとき、ＳＩＴ１の
ゲートＧ１からの引き抜き電流は、ツェナーダイオード
３を通ってＭＯＳＦＥＴ２のソースＳ２に流れる。
装置６ａは再びオフ状態となる。このとき、ＳＩＴ１の
ゲートＧ１からの引き抜き電流は、ツェナーダイオード
３を通ってＭＯＳＦＥＴ２のソースＳ２に流れる。
【００２５】即ち、本発明による電力用半導体装置は、
ＳＩＴ１を主デバイス、ＭＯＳＦＥＴ２をＳＩＴ１の制
御デバイスとして使用する。前述のとおり、ＳＩＴ１の
電圧増幅率が充分大きければ、オフ時に主電極Ｄ１・Ｓ
２間に印加される電圧のほとんどはＳＩＴ１にかかり、
ＭＯＳＦＥＴ２にはＳＩＴ１をオフするのに必要な電圧
とツェナーダイオード３のツェナー電圧の和のみがかか
る。
ＳＩＴ１を主デバイス、ＭＯＳＦＥＴ２をＳＩＴ１の制
御デバイスとして使用する。前述のとおり、ＳＩＴ１の
電圧増幅率が充分大きければ、オフ時に主電極Ｄ１・Ｓ
２間に印加される電圧のほとんどはＳＩＴ１にかかり、
ＭＯＳＦＥＴ２にはＳＩＴ１をオフするのに必要な電圧
とツェナーダイオード３のツェナー電圧の和のみがかか
る。
【００２６】従って、ＭＯＳＦＥＴ２の耐圧は低くて良
く、オン抵抗も低く抑えられるため、主デバイスである
ＳＩＴ１の特性に影響を及ぼすことなく、ＳＩＴ１の制
御を行うことが可能である。
く、オン抵抗も低く抑えられるため、主デバイスである
ＳＩＴ１の特性に影響を及ぼすことなく、ＳＩＴ１の制
御を行うことが可能である。
【００２７】直流電源４は、ＳＩＴ１をオンする際にゲ
ートＧ１に安定した順方向電流を流すためにあり、その
電圧は、所望の電流が得られるよう予め調整しておく必
要がある。本実施例では５Ｖとした。ツェナーダイオー
ド３のツェナー電圧は、直流電源４の電圧より高く設定
する必要があるが、ＭＯＳＦＥＴ２の耐圧からＳＩＴ１
をオフするのに必要な電圧を差し引いた電圧の範囲にな
ければならない。本実施例では、ツェナーダイオード３
のツェナー電圧は５.５Ｖとした。
ートＧ１に安定した順方向電流を流すためにあり、その
電圧は、所望の電流が得られるよう予め調整しておく必
要がある。本実施例では５Ｖとした。ツェナーダイオー
ド３のツェナー電圧は、直流電源４の電圧より高く設定
する必要があるが、ＭＯＳＦＥＴ２の耐圧からＳＩＴ１
をオフするのに必要な電圧を差し引いた電圧の範囲にな
ければならない。本実施例では、ツェナーダイオード３
のツェナー電圧は５.５Ｖとした。
【００２８】さらに、ツェナーダイオード３の役目は、
ＳＩＴ１がオフする際のゲート引き抜き電流をＭＯＳＦ
ＥＴ２のソースＳ２に流すことであり、上記引き抜き電
流に耐えうる電流容量があれば良く、大きな接合容量は
不要である。一例として、制御入力として６Ｖの矩形波
（周波数１０ｋＨｚ、デューティー５０％）を入力した
ときのＳＩＴ１のゲートＧ１・ソースＳ１間電圧ＶＧＳ
（ＳＩＴ）およびゲート電流波形ＩＧ（ＳＩＴ）を図３
に示す。さらに、出力電流ＩＤ（ＳＩＴ＋ＦＥＴ）およ
び電圧波形ＶＤＳ（ＳＩＴ＋ＦＥＴ）、即ち、主電極の
電圧電流波形を図４に示す。
ＳＩＴ１がオフする際のゲート引き抜き電流をＭＯＳＦ
ＥＴ２のソースＳ２に流すことであり、上記引き抜き電
流に耐えうる電流容量があれば良く、大きな接合容量は
不要である。一例として、制御入力として６Ｖの矩形波
（周波数１０ｋＨｚ、デューティー５０％）を入力した
ときのＳＩＴ１のゲートＧ１・ソースＳ１間電圧ＶＧＳ
（ＳＩＴ）およびゲート電流波形ＩＧ（ＳＩＴ）を図３
に示す。さらに、出力電流ＩＤ（ＳＩＴ＋ＦＥＴ）およ
び電圧波形ＶＤＳ（ＳＩＴ＋ＦＥＴ）、即ち、主電極の
電圧電流波形を図４に示す。
【００２９】ここで、波形から明らかなように、本発明
による電力用半導体装置は、全体としてノーマリオフ特
性を示す。また、オン時のＳＩＴ１の駆動電流もオン期
間を通して流れ続けており、結果的にＳＩＴ１の性能を
充分に引き出すことが可能である。
による電力用半導体装置は、全体としてノーマリオフ特
性を示す。また、オン時のＳＩＴ１の駆動電流もオン期
間を通して流れ続けており、結果的にＳＩＴ１の性能を
充分に引き出すことが可能である。
【００３０】さらに、オフ時には、主電極用電源７の電
圧を利用してＳＩＴ１のゲートＧ１に負バイアスを供給
するため、従来のように負バイアス用の電源を用意する
必要がなく、取り扱いも容易である。また、この半導体
装置は、電圧制御型デバイスとして動作するため、従来
に比べて駆動回路の構成を単純にすることが可能であ
る。
圧を利用してＳＩＴ１のゲートＧ１に負バイアスを供給
するため、従来のように負バイアス用の電源を用意する
必要がなく、取り扱いも容易である。また、この半導体
装置は、電圧制御型デバイスとして動作するため、従来
に比べて駆動回路の構成を単純にすることが可能であ
る。
【００３１】なお、本実施例１の回路構成は、ＳＩＴ１
に、ＭＯＳＦＥＴ２を主構成要素とするものであるが、
前記ＭＯＳＦＥＴ２の部分をＩＧＢＴに置き換えても、
同様の効果が得られるものである。
に、ＭＯＳＦＥＴ２を主構成要素とするものであるが、
前記ＭＯＳＦＥＴ２の部分をＩＧＢＴに置き換えても、
同様の効果が得られるものである。
【００３２】（実施例２）図２に、本発明の実施例２に
よる電力用半導体装置の回路構成図を示す。本実施例で
は、先の実施例１の直流電源４の代わりに主電極用電源
７の電圧を直流電源として利用し、ＳＩＴにゲート順方
向電流を流すものであり、実施例１と同様に、良好なノ
ーマリオン特性が得られる。
よる電力用半導体装置の回路構成図を示す。本実施例で
は、先の実施例１の直流電源４の代わりに主電極用電源
７の電圧を直流電源として利用し、ＳＩＴにゲート順方
向電流を流すものであり、実施例１と同様に、良好なノ
ーマリオン特性が得られる。
【００３３】即ち、ツェナーダイオード３と、抵抗Ｒ３
との直列回路にて、主電極用電源７の電圧が分圧され、
ＳＩＴのゲートＧ１に、適正な電圧が供給されるもので
ある。
との直列回路にて、主電極用電源７の電圧が分圧され、
ＳＩＴのゲートＧ１に、適正な電圧が供給されるもので
ある。
【００３４】なお、基本的な回路動作原理は、先の実施
例１と同様なので、省略する。なお、本実施例２の回路
構成は、ＳＩＴ１に、ＭＯＳＦＥＴ２を主構成要素とす
るものであるが、前記ＭＯＳＦＥＴ２の部分をＩＧＢＴ
に置き換えても、同様の効果が得られるものである。
例１と同様なので、省略する。なお、本実施例２の回路
構成は、ＳＩＴ１に、ＭＯＳＦＥＴ２を主構成要素とす
るものであるが、前記ＭＯＳＦＥＴ２の部分をＩＧＢＴ
に置き換えても、同様の効果が得られるものである。
【００３５】以上、説明したように、本発明による電力
用半導体装置によれば、ノーマリオン型のＳＩＴを主デ
バイスした半導体装置であって、従来のＳＩＴの取り扱
いの難しさを緩和し、駆動を容易に行え、しかもＳＩＴ
の性能を充分に活かすことができる電力用半導体装置を
提供することが可能となる。
用半導体装置によれば、ノーマリオン型のＳＩＴを主デ
バイスした半導体装置であって、従来のＳＩＴの取り扱
いの難しさを緩和し、駆動を容易に行え、しかもＳＩＴ
の性能を充分に活かすことができる電力用半導体装置を
提供することが可能となる。
【００３６】なお、本実施例においては、ＳＩＴ、ＭＯ
ＳＦＥＴ、ツェナーダイオード等を単体部品として用意
し、各々外部接続して半導体装置６ｂを構成したが、本
発明による電力用半導体装置は、チップ部品等を同一ユ
ニット内で接続するものや、半導体製造プロセス上で各
機能を同一半導体基板上に形成するものであってもよ
い。
ＳＦＥＴ、ツェナーダイオード等を単体部品として用意
し、各々外部接続して半導体装置６ｂを構成したが、本
発明による電力用半導体装置は、チップ部品等を同一ユ
ニット内で接続するものや、半導体製造プロセス上で各
機能を同一半導体基板上に形成するものであってもよ
い。
【００３７】
【発明の効果】以上、本発明によれば、従来のＳＩＴの
取り扱いの難しさを改善した、駆動を容易に行え、しか
もＳＩＴの性能を充分に活かすことのできる電力用半導
体装置を提供することができる。
取り扱いの難しさを改善した、駆動を容易に行え、しか
もＳＩＴの性能を充分に活かすことのできる電力用半導
体装置を提供することができる。
【図１】本発明の実施例による電力用半導体装置の回路
構成図。
構成図。
【図２】本発明の別の実施例による電力用半導体装置の
回路構成図。
回路構成図。
【図３】本発明による電力用半導体装置におけるＳＩＴ
のゲート・ソース間電圧およびゲート電流波形の一例を
示す図。
のゲート・ソース間電圧およびゲート電流波形の一例を
示す図。
【図４】本発明による電力用半導体装置における出力電
流および電圧波形（主電極波形）の一例を示す図。
流および電圧波形（主電極波形）の一例を示す図。
【図５】ＳＩＴおよびその駆動回路を示す回路構成図。
【図６】ＳＩサイリスタとＭＯＳＦＥＴのカスコード接
続の一例を示す図。
続の一例を示す図。
１ ＳＩＴ ２ ＭＯＳＦＥＴ ３ ツェナーダイオード ４ 直流電源 ４ａ 直流電源の正電極 ４ｂ 直流電源の負電極 ５ ダイオード ６ａ，６ｂ 半導体装置 ７ 主電極用電源 ８ ＳＩＴ ９ 駆動回路 １０ ＳＩサイリスタとＭＯＳＦＥＴのカスコード接
続によるノーマリオフ型複合半導体 １１ ＳＩサイリスタ １２ ＭＯＳＦＥＴ １３ ツェナーダイオード Ａ３ ツェナーダイオードのアノード Ａ５ ダイオードのアノード Ｄ１ ＳＩＴのドレイン Ｄ２ ＭＯＳＦＥＴのドレイン Ｇ１ ＳＩＴのゲート Ｇ２ ＭＯＳＦＥＴのゲート Ｋ３ ツェナーダイオードのカソード Ｋ５ ダイオードのカソード Ｓ１ ＳＩＴのソース Ｓ２ ＭＯＳＦＥＴのソース Ｒ１，Ｒ２，Ｒ３ 抵抗
続によるノーマリオフ型複合半導体 １１ ＳＩサイリスタ １２ ＭＯＳＦＥＴ １３ ツェナーダイオード Ａ３ ツェナーダイオードのアノード Ａ５ ダイオードのアノード Ｄ１ ＳＩＴのドレイン Ｄ２ ＭＯＳＦＥＴのドレイン Ｇ１ ＳＩＴのゲート Ｇ２ ＭＯＳＦＥＴのゲート Ｋ３ ツェナーダイオードのカソード Ｋ５ ダイオードのカソード Ｓ１ ＳＩＴのソース Ｓ２ ＭＯＳＦＥＴのソース Ｒ１，Ｒ２，Ｒ３ 抵抗
Claims (5)
- 【請求項１】 静電誘導型トランジスタと、絶縁ゲート
型電界効果トランジスタと、ツェナーダイオードと、ダ
イオードと、直流電源とを主要構成要素とする電力用半
導体装置において、前記静電誘導型トランジスタのソー
スと、前記絶縁ゲート型電界効果トランジスタのドレイ
ンを直列に接続し、前記静電誘導型トランジスタのゲー
トを前記ツェナーダイオードのカソードに接続し、前記
ツェナーダイオードのアノードを、前記絶縁ゲート型電
解効果トランジスタのソースに接続し、前記ツェナーダ
イオードの両端に、ダイオードを介して、前記直流電源
を接続したことを特徴とする電力用半導体装置。 - 【請求項２】 前記電力用半導体装置において、直流電
源の正電極を、ダイオードを介して上記ツェナーダイオ
ードのカソードに接続し、上記直流電源の負電極を上記
ツェナーダイオードのアノードに接続することを特徴と
する請求項１記載の電力用半導体装置。 - 【請求項３】 前記電力用半導体装置は、前記静電誘導
型トランジスタと、絶縁ゲート型電界効果トランジスタ
と、ツェナーダイオードと、ダイオードと、直流電源と
を、各々外部接続した構成であることを特徴とする請求
項１または２に記載の電力用半導体装置。 - 【請求項４】 前記電力用半導体装置は、前記静電誘導
型トランジスタと、絶縁ゲート型電界効果トランジスタ
と、ツェナーダイオードと、ダイオードと、直流電源と
が同一ユニット内に配置され、前記各部品を接続した構
成であることを特徴とする請求項１または２に記載の電
力用半導体装置。 - 【請求項５】 前記電力用半導体装置は、同一半導体基
板上に、前記静電誘導型トランジスタと、絶縁ゲート型
電界効果トランジスタと、ツェナーダイオードと、ダイ
オードと、直流電源とを形成した構成であることを特徴
とする請求項１または２に記載の電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000058414A JP2001251846A (ja) | 2000-03-03 | 2000-03-03 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000058414A JP2001251846A (ja) | 2000-03-03 | 2000-03-03 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001251846A true JP2001251846A (ja) | 2001-09-14 |
Family
ID=18579011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000058414A Ceased JP2001251846A (ja) | 2000-03-03 | 2000-03-03 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001251846A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007159364A (ja) * | 2005-12-08 | 2007-06-21 | Furukawa Electric Co Ltd:The | 変換器 |
| WO2007108263A1 (ja) * | 2006-03-15 | 2007-09-27 | Kabushiki Kaisha Toshiba | 電力変換装置 |
| WO2010150549A1 (ja) | 2009-06-26 | 2010-12-29 | 株式会社 東芝 | 電力変換装置 |
| JP2011029386A (ja) * | 2009-07-24 | 2011-02-10 | Sharp Corp | 半導体装置および電子機器 |
| JP2012522410A (ja) * | 2009-03-27 | 2012-09-20 | エー・テー・ハー・チューリッヒ | カスコード回路を有するスイッチング装置 |
| KR101922117B1 (ko) * | 2012-08-16 | 2018-11-26 | 삼성전자주식회사 | 트랜지스터를 포함하는 전자소자 및 그 동작방법 |
-
2000
- 2000-03-03 JP JP2000058414A patent/JP2001251846A/ja not_active Ceased
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007159364A (ja) * | 2005-12-08 | 2007-06-21 | Furukawa Electric Co Ltd:The | 変換器 |
| WO2007108263A1 (ja) * | 2006-03-15 | 2007-09-27 | Kabushiki Kaisha Toshiba | 電力変換装置 |
| JP2007252055A (ja) * | 2006-03-15 | 2007-09-27 | Toshiba Corp | 電力変換装置 |
| US7872888B2 (en) | 2006-03-15 | 2011-01-18 | Kabushiki Kaisha Toshiba | Electric power conversion system |
| JP2012522410A (ja) * | 2009-03-27 | 2012-09-20 | エー・テー・ハー・チューリッヒ | カスコード回路を有するスイッチング装置 |
| US8723589B2 (en) | 2009-03-27 | 2014-05-13 | Eth Zurich | Switching device with a cascode circuit |
| WO2010150549A1 (ja) | 2009-06-26 | 2010-12-29 | 株式会社 東芝 | 電力変換装置 |
| JP2011010487A (ja) * | 2009-06-26 | 2011-01-13 | Toshiba Corp | 電力変換装置 |
| US8649198B2 (en) | 2009-06-26 | 2014-02-11 | Kabushiki Kaisha Toshiba | Power conversion device |
| JP2011029386A (ja) * | 2009-07-24 | 2011-02-10 | Sharp Corp | 半導体装置および電子機器 |
| KR101922117B1 (ko) * | 2012-08-16 | 2018-11-26 | 삼성전자주식회사 | 트랜지스터를 포함하는 전자소자 및 그 동작방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5629386B2 (ja) | 半導体駆動回路およびそれを用いた電力変換装置 | |
| EP2045920A1 (en) | Switching circuit having low threshold voltage | |
| US8513985B2 (en) | Drive circuit for semiconductor switching element | |
| KR20010075401A (ko) | 하프-브리지 구성에서 모스페트 바디 다이오드 전도를감소시키는 방법 및 장치 | |
| JP2003529992A (ja) | 低コストハーフブリッジドライバ集積回路 | |
| US7449841B2 (en) | Charge limited high voltage switch circuits | |
| JPS6151810B1 (ja) | ||
| WO2005074110A1 (ja) | スイッチング電源と半導体集積回路 | |
| JPH0481892B2 (ja) | ||
| KR20050107460A (ko) | 온 칩 전원 | |
| US6498533B1 (en) | Bootstrapped dual-gate class E amplifier circuit | |
| JPH06177733A (ja) | パワーｍｏｓｆｅｔの駆動回路 | |
| JP2001251846A (ja) | 電力用半導体装置 | |
| US7034462B2 (en) | Power supply circuit for traveling-wave tube which eliminates large relay and relay driving power supply | |
| KR101969117B1 (ko) | 액티브 클램프 포워드 컨버터 및 그 구동방법 | |
| JP4319336B2 (ja) | Ｍｏｓスイッチング回路 | |
| US6396333B2 (en) | Circuit for synchronous rectification with minimal reverse recovery losses | |
| JP3118424B2 (ja) | 自励式スイッチング電源 | |
| JPH0522988Y2 (ja) | ||
| JP3396605B2 (ja) | 同期整流回路の制限回路 | |
| JP2001298943A (ja) | スイッチング電源回路 | |
| JP2560365Y2 (ja) | ブリッジ接続ｍｏｓｆｅｔ負荷電力制御回路 | |
| JP2761555B2 (ja) | 周波数変換器 | |
| KR20000046039A (ko) | 액티브 클램프 전원장치 및 방법 | |
| JPH1188134A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050202 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091224 |
|
| A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20100428 |