RU2441298C2 - Межсоединение методом перевернутого кристалла на основе сформированных соединений - Google Patents

Межсоединение методом перевернутого кристалла на основе сформированных соединений Download PDF

Info

Publication number
RU2441298C2
RU2441298C2 RU2009102208/28A RU2009102208A RU2441298C2 RU 2441298 C2 RU2441298 C2 RU 2441298C2 RU 2009102208/28 A RU2009102208/28 A RU 2009102208/28A RU 2009102208 A RU2009102208 A RU 2009102208A RU 2441298 C2 RU2441298 C2 RU 2441298C2
Authority
RU
Russia
Prior art keywords
protrusion
asic
connecting surface
pad
electrically connected
Prior art date
Application number
RU2009102208/28A
Other languages
English (en)
Other versions
RU2009102208A (ru
Inventor
Войтек СУДОЛ (US)
Войтек СУДОЛ
Марта УИЛСОН (US)
Марта УИЛСОН
Original Assignee
Конинклейке Филипс Электроникс, Н.В.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Конинклейке Филипс Электроникс, Н.В. filed Critical Конинклейке Филипс Электроникс, Н.В.
Publication of RU2009102208A publication Critical patent/RU2009102208A/ru
Application granted granted Critical
Publication of RU2441298C2 publication Critical patent/RU2441298C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Изобретение относится к способу и устройству межсоединения, использующему метод перевернутого кристалла на основе сформированных электрических соединений. Сущность изобретения: электрическое соединение по методу перевернутого кристалла между акустическим элементом (250) и ASIC (260) - специализированной интегральной схемой включает в себя: выступ (210), имеющий первую и вторую электрически соединяющиеся поверхности (214, 215), первая соединяющаяся поверхность больше, чем вторая соединяющаяся поверхность, где первая соединяющаяся поверхность (214) выступа (210) электрически соединена с акустическим элементом (250); и площадку (220), имеющую первую и вторую электрически соединяющиеся поверхности (224, 228), где первая соединяющаяся поверхность (224) площадки (220) электрически соединена с ASIC (260), а вторая электрически соединяющаяся поверхность (228) площадки (220) электрически соединена и по размерам меньше, чем вторая электрически соединяющаяся поверхность (215) выступа (210), при этом ASIC сконфигурирована имеющей электронные схемы, размещенные под упомянутой площадкой. Изобретение обеспечивает уменьшение шага при использовании обычных технологий изготовления ASIC. 2 н. и 13 з.п. ф-лы, 3 ил.

Description

Настоящая система относится к способу и устройству межсоединения, использующему метод перевернутого кристалла (flip-chip, «флип-чип») на основе сформированных электрических соединений.
Сегодняшний уровень развития интегральных схем (ИС) характеризуется постоянным уменьшением их размеров и увеличением сложности. С увеличением плотности компонентов система установления электрических соединений между ними стала критичной в том отношении, что занимаемая ими значительная часть площади кристалла уменьшает возможность размещения электронных схем на этой площади.
Известна технология межсоединения электронных схем, в которой одна часть межсоединения образована контактным выступом, а другая часть межсоединения образована контактной площадкой. Площадка позволяет установить электрическое соединение. Выступ также участвует в установлении электрического соединения, но при этом имеет высоту, достаточную для обеспечения физического разделения между соединяющимися подложками. Как правило, выступ формируется на поверхности специализированной интегральной схемы (ASIC), а площадка располагается на нижней стороне акустического элемента. В процессе монтажа выступ и площадка совмещаются друг с другом для установления электрического межсоединения. Патент США 6015652, полностью включенный сюда путем ссылки, раскрывает один тип такой системы межсоединения, называемый «связывание методом перевернутого кристалла» (флип-чип связывания), для монтирования интегральных схем на подложке. Этот тип системы межсоединения устраняет некоторые из проблем, свойственных другим системам межсоединений, однако и он приводит к тому, что значительная часть поверхности кристалла отводится для монтажа и не может быть использована для размещения электронных схем. Эта проблема становится еще острее при установлении электрического межсоединения непосредственно с интегральной схемой, такой как, например, специализированные интегральные схемы (ASIC).
Публикация WO 2004/052209 патентной заявки PCT, полностью включенной сюда путем ссылки, раскрывает систему электрического соединения кристалла специализированной ИС со множеством акустических элементов для реализации миниатюрного преобразователя. В описанной системе выступ электрически связан с одним из акустического элемента или специализированной интегральной схемы (ASIC), а площадка электрически соединена с другим из акустического элемента или ASIC. Таким образом можно реализовать миниатюрное электронное устройство, например ультразвуковой преобразователь для использования в чреспищеводных, лапароскопических и внутрисердечных исследованиях. Однако, поскольку такой монтаж предполагает, что шаг контактов соответствует расположению электронных схем непосредственно под акустическими элементами, желательно сделать этот шаг еще меньше. Процессы и уровни напряжений, необходимые для правильного функционирования сегодняшних ASIC со смешанным типом сигналов, пока не дают возможности дальнейшего уменьшения размеров акустических элементов и управляющих схем. Например, в системе 100 межсоединения методом перевернутого кристалла, такой как показана на фиг.1, использующей сетку столбиковых выступов 110 с шагом 185 мкм, примерно 40% площади ASIC заняты этими выступами и поэтому не могут быть заняты электронными схемами. Площадки или другие поверхности, входящие в электрическое межсоединение с выступами, как правило, шире, чем контактирующие с ними участки поверхности самих этих выступов. Другими словами, поверхность выступа, входящая в электрическое межсоединение с площадкой, меньше, чем соответствующая контактная поверхность площадки.
Задачей настоящего изобретения является устранение недостатков предшествующего уровня техники и/или ее усовершенствование. Задача настоящего изобретения состоит в том, чтобы предоставить возможность уменьшения шага при использовании существующих технологий изготовления интегральных схем, таких как, например, обычная технология изготовления ASIC.
В соответствии с настоящей системой электрическое соединение по методу перевернутого кристалла выполняется между первым и вторым электрическими компонентами. Соединение включает в себя выступ и площадку. Выступ электрически соединен с первым электрическим компонентом. Площадка электрически соединена со вторым электрическим компонентом. Площадка электрически соединена и по размерам меньше, чем соответствующая соединительная поверхность выступа. В одном варианте реализации изобретения площадка и выступ могут быть соединены вместе, используя процесс ультразвуковой сварки головки выступа. В другом варианте реализации электрическое соединение между площадкой и выступом может быть установлено с помощью проводящей эпоксидной смолы. Выступ может быть с формой столбика, с формой шарика и т.д.
В том же или в ином варианте реализации первый электрический компонент может быть акустическим элементом, и/или второй электрический компонент может быть ASIC. Соединение может быть любого из настоящего множества электрических соединений, имеющихся для контактов с шагом менее 150 мкм.
Нижеследующее описание иллюстративных вариантов реализации изобретения совместно с приложенными чертежами демонстрирует указанные выше и дополнительные особенности и преимущества изобретения. В нижеследующем описании присутствуют конкретные детали, такие как конкретная архитектура, интерфейсы, технические решения и т.д., введенные для облегчения понимания и не рассматриваемые как ограничения. Напротив, рядовые специалисты в данной области увидят, что другие варианты реализации, отклоняющиеся от конкретных деталей приведенного описания, могут тем не менее быть поняты как соответствующие объему приложенной формулы изобретения. Далее, в целях большей ясности изложения, в нем опущены детальные описания хорошо известных устройств, схем и способов, которые могли бы затемнить описание настоящего изобретения.
Отдельно следует подчеркнуть, что прилагаемые чертежи приведены только для иллюстрации и не ограничивают объем настоящего изобретения. Одинаковые позиции на разных чертежах обозначают сходные элементы.
Фиг.1 показывает предшествующий уровень технологии межсоединения по методу перевернутого кристалла (flip-chip).
Фиг.2 показывает в сечении межсоединения по методу перевернутого кристалла согласно одному варианту реализации настоящего изобретения.
Фиг.3 более детально показывает в сечении участок 290 изображенной на фиг.2 системы 200 межсоединения по методу перевернутого кристалла согласно данному варианту реализации настоящего изобретения.
Фиг.2 показывает в сечении систему 200 межсоединения по методу перевернутого кристалла согласно одному варианту реализации настоящего изобретения. В этой реализации высокий выступ 210 показан в виде столбикового выступа, который в процессе производства электрически связывается с соответствующим слоем поверхности 230 некоторого электрического компонента, такого как акустический элемент 250. Выступ может быть любой формы, включающей шар, столбик или другой формы, которая может быть ситуационно применима. Акустический элемент может быть генератором ультразвуковой энергии, используемым в ультразвуковом преобразователе.
Фиг.3 более детально показывает в сечении участок 290 изображенной на фиг.2 системы 200 межсоединения по методу перевернутого кристалла согласно данному варианту реализации настоящего изобретения. Выступ 210 может быть изготовлен с помощью любого процесса, такого как нанесение покрытия, механическая обработка, формовка, электролитография, сварка или любой другой подходящий процесс. В одном варианте применения выступ 210 может иметь высоту в диапазоне 50-150 мкм, например 100 мкм, и его контактная поверхность 214, электрически соединенная с акустическим элементом 250, может иметь диаметр в диапазоне 50-120 мкм, например 70 мкм. Высота выступа 210 обеспечивает физическое разделение между соединяемыми контактом подложками, такими как акустический элемент 250 и ASIC 260.
В соответствии с одним вариантом реализации настоящей системы интегральная схема, такая как ASIC 260, имеет площадки 220, электрически связанные ASIC 260 через контактирующие поверхности 224 площадок 220. Эта электрическая связь может быть реализована с помощью слоя 265 металлизации ИС 260 или любым иным способом установления электрической связи между контактными площадками 220 и ASIC 260. В одном варианте реализации площадка 220 может иметь диаметр 225 в диапазоне 10-70 мкм, например 20 мкм, и высоту в диапазоне 1-30 мкм, например 15 мкм. Площадки 220 могут быть образованы с помощью любого процесса формовки или переноса, включая осаждение электролизом, распыление, фотолитографию или любой другой подходящий процесс. В одном варианте реализации площадки 220 могут быть сформированы хорошо известным простым и недорогим процессом электролитического осаждения золота.
В соответствии с настоящим изобретением сформированная площадка 220 имеет диаметр 225 меньше, чем контактирующая с ней поверхность 215 выступа 210. Например, контактирующая поверхность 215 может иметь диаметр 218 в диапазоне 40-80 мкм, например 50 мкм. Благодаря относительно небольшому диаметру площадок 220, формируемых на ASIC 260, на большей части поверхности ASIC площадь может быть использована для схем, в отличие от технологий предшествующего уровня. Например, настоящая система межсоединения может с успехом быть применена с шагом контактов 150 мкм и менее. Далее, в одном варианте реализации электрическая связь между контактирующей поверхностью 215 выступа 210 и контактирующей поверхностью 228 площадки 220 может быть создана, используя технику сварки при низкой температуре и низком давлении, например ультразвуковую сварку головки выступа. Эта технология имеет то дополнительное преимущество, что поскольку давление, применяемое к свариваемым поверхностям (например, между выступом и площадкой), мало, то площадь ASIC 260 под площадкой 220 (то есть под верхним металлизированным слоем 265 ASIC 260) может быть использована для размещения электронных схем, чем, соответственно, может быть увеличена часть площади ASIC, используемая под электронные схемы, по сравнению с предшествующим уровнем техники. В другом варианте реализации площадка 220, выступ 210 могут быть электрически соединены вместе, используя проводящую эпоксидную смолу.
Должно быть достаточно понятно, что хотя в описываемом примере реализации изображено три акустических элемента 250 с соответствующими им тремя межсоединительными системами (например, выступ 210 площадка 220), в различных приложениях может быть использовано большее или меньшее число таких элементов. Акустические элементы 250 могут быть любого типа и в любых конфигурациях, включая конфигурацию, дающую возможность генерации трехмерных (3D) изображений, например, для использования в ультразвуковой трехмерной визуализации и/или в конфигурации матричных преобразователях.
Должно быть также понятно, что любой из описанных выше процессов или вариантов реализации может быть скомбинирован с другим или другими процессами или вариантами реализации для достижения дальнейших преимуществ в соответствии с настоящим изобретением.
Наконец, надо отметить, что вышеприведенное описание дано только в качестве примера реализации настоящего изобретения, и не должно считаться ограничивающим объем формулы изобретения одним или несколькими конкретными вариантами его реализации. Таким образом, хотя изобретение было детально описано применительно к конкретному варианту его реализации, рядовому специалисту в данной области техники должно быть понятно, что могут быть предложены многочисленные модификации или альтернативные реализации изобретения, не выходящие за пределы подразумеваемого более широкого объема прилагаемой формулы изобретения. Соответственно, описание и чертежи должны рассматриваться только в качестве иллюстрации, не ограничивая объем прилагаемой формулы изобретения.
При рассмотрении прилагаемой формулы изобретения следует иметь в виду, что:
а) выражения «включает в себя», «содержит», «имеет» не исключают наличия других элементов или действий плюс к тем, что перечислены в данном пункте формулы;
б) слова «некоторый» перед названием какого-нибудь элемента не исключают наличия множества таких элементов;
в) использование ссылок (на позиции на чертежах) в пунктах формулы не ограничивает объем этих пунктов;
г) несколько «средств» могут быть представлены одним элементом, аппаратным устройством, программно-реализованной структурой или функцией;
д) любой из раскрываемых элементов может состоять из аппаратных компонентов (например, включающих дискретные или интегральные электронные схемы), программных компонентов (например, компьютерных программ) и любых их комбинаций;
е) аппаратные компоненты могут состоять из одного или нескольких аналоговых и цифровых узлов;
ж) любые из раскрываемых устройств или их компонентов могут быть сгруппированы вместе или в свою очередь разделены на компоненты, если специально не оговорено противное;
з) для действий или шагов не предполагается никакой специфической последовательности, если она не указана явно.

Claims (15)

1. Электрическое соединение по методу перевернутого кристалла между акустическим элементом (250) и ASIC (260) (специализированная интегральная схема), включающее в себя:
выступ (210), имеющий первую и вторую электрически соединяющиеся поверхности (214, 215), первая соединяющаяся поверхность больше, чем вторая соединяющаяся поверхность, где первая соединяющаяся поверхность (214) выступа (210) электрически соединена с акустическим элементом (250); и
площадку (220), имеющую первую и вторую электрически соединяющиеся поверхности (224, 228), где первая соединяющаяся поверхность (224) площадки (220) электрически соединена с ASIC (260), а вторая электрически соединяющаяся поверхность (228) площадки (220) электрически соединена и по размерам меньше, чем вторая электрически соединяющаяся поверхность (215) выступа (210),
при этом ASIC сконфигурирована имеющей электронные схемы, размещенные под упомянутой площадкой.
2. Соединение по п.1, в котором выступ (210) является столбиковым выступом.
3. Соединение по п.1, в котором выступ (210) является шариковым выступом.
4. Соединение по п.1, в котором выступ (210) сконфигурирован с высотой выступа в диапазоне 50-150 мкм.
5. Соединение по п.1, в котором первая соединяющаяся поверхность (214) выступа (210) имеет диаметр в диапазоне 50-120 мкм.
6. Соединение по п.1, в котором площадка (220) сконфигурирована, имеющей диаметр в диапазоне 10-70 мкм.
7. Соединение по п.1, в котором соединение сконфигурировано как одно из множества электрических соединений, расположенных с шагом менее 150 мкм.
8. Способ образования электрического соединения по методу перевернутого кристалла между акустическим элементом (250) и ASIC (260), содержащий следующие шаги:
соединение части выступа (210), имеющего первую соединяющуюся поверхность (214), соединенную с акустическим элементом (25), которая больше, чем вторая соединяющаяся поверхность (215) части выступа;
соединение части площадки (220) с ASIC (260), ASIC сконфигурирована иметь электронные схемы, размещенные под упомянутой площадкой, и
соединение части выступа (210) с частью площадки (220), причем поверхность (228) части площадки (220), которая соединена с частью выступа (210), меньшего размера, чем соответствующая соединяющаяся поверхность (215) части выступа (210).
9. Способ по п.8, включающий в себя процесс формирования части выступа (210) как части выступа столбиковой формы.
10. Способ по п.8, включающий в себя шаг изготовления части выступа (210), имеющего поверхность (214), соединенную с акустическим элементом (250), с диаметром в диапазоне 50-120 мкм.
11. Способ по п.8, включающий в себя шаг формирования части площадки (220), с диаметром в диапазоне 10-70 мкм.
12. Способ по п.8, в котором шаг соединения части выступа (210) с площадкой (220) выполняется с использованием метода соединения при низкой температуре и низком сваривающем давлении.
13. Способ по п.12, в котором метод соединения при низкой температуре и низком связывающем давлении является ультразвуковой сваркой головки выступа.
14. Способ по п.8, включающий в себя шаг формирования электрического соединения по методу перевернутого кристалла как одного из множества электрических соединений, в шаговом расположении менее чем 150 мкм.
15. Способ по п.8, в котором шаг соединения части выступа (210) с частью площадки (220) выполняется с использованием проводящей эпоксидной смолы.
RU2009102208/28A 2006-06-26 2007-06-20 Межсоединение методом перевернутого кристалла на основе сформированных соединений RU2441298C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80576006P 2006-06-26 2006-06-26
US60/805,760 2006-06-26

Publications (2)

Publication Number Publication Date
RU2009102208A RU2009102208A (ru) 2010-08-10
RU2441298C2 true RU2441298C2 (ru) 2012-01-27

Family

ID=38828481

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2009102208/28A RU2441298C2 (ru) 2006-06-26 2007-06-20 Межсоединение методом перевернутого кристалла на основе сформированных соединений

Country Status (7)

Country Link
US (1) US20090294991A1 (ru)
EP (1) EP2036125B1 (ru)
JP (1) JP5204101B2 (ru)
CN (1) CN101479846B (ru)
RU (1) RU2441298C2 (ru)
TW (1) TW200814209A (ru)
WO (1) WO2008001283A2 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2544887C2 (ru) * 2012-04-27 2015-03-20 Кэнон Кабусики Кайся Полупроводниковое устройство и способ для его изготовления

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129220B2 (en) 2009-08-24 2012-03-06 Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive
US9180490B2 (en) 2012-05-22 2015-11-10 General Electric Company Ultrasound transducer and method for manufacturing an ultrasound transducer
US10956828B2 (en) 2019-06-19 2021-03-23 International Business Machines Corporation Transmon qubit flip-chip structures for quantum computing devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152796B2 (ja) * 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6015652A (en) * 1998-02-27 2000-01-18 Lucent Technologies Inc. Manufacture of flip-chip device
FI105880B (fi) * 1998-06-18 2000-10-13 Nokia Mobile Phones Ltd Mikromekaanisen mikrofonin kiinnitys
JP2001085470A (ja) * 1999-09-16 2001-03-30 Fujitsu Ltd 半導体装置及びその製造方法
US6815252B2 (en) * 2000-03-10 2004-11-09 Chippac, Inc. Method of forming flip chip interconnection structure
JP3506233B2 (ja) * 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US20060116584A1 (en) * 2002-12-11 2006-06-01 Koninklijke Philips Electronic N.V. Miniaturized ultrasonic transducer
US7353056B2 (en) * 2003-03-06 2008-04-01 General Electric Company Optimized switching configurations for reconfigurable arrays of sensor elements
JP4056424B2 (ja) * 2003-05-16 2008-03-05 シャープ株式会社 半導体装置の製造方法
US6849944B2 (en) * 2003-05-30 2005-02-01 Texas Instruments Incorporated Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
CN101006361A (zh) * 2004-08-18 2007-07-25 皇家飞利浦电子股份有限公司 二维超声换能器阵列

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2544887C2 (ru) * 2012-04-27 2015-03-20 Кэнон Кабусики Кайся Полупроводниковое устройство и способ для его изготовления
US9136403B2 (en) 2012-04-27 2015-09-15 Canon Kabushiki Kaisha Semiconductor device with wirings of differing young's modulus and method for fabricating the same

Also Published As

Publication number Publication date
US20090294991A1 (en) 2009-12-03
JP2009542030A (ja) 2009-11-26
EP2036125B1 (en) 2019-05-22
JP5204101B2 (ja) 2013-06-05
RU2009102208A (ru) 2010-08-10
CN101479846A (zh) 2009-07-08
EP2036125A2 (en) 2009-03-18
TW200814209A (en) 2008-03-16
WO2008001283A2 (en) 2008-01-03
WO2008001283A3 (en) 2008-05-29
CN101479846B (zh) 2011-11-23

Similar Documents

Publication Publication Date Title
JP6321095B2 (ja) 超小型電子ユニット
KR101928320B1 (ko) 저-응력 비아
RU2449418C2 (ru) Межсоединение по методу перевернутого кристалла через сквозные отверстия в микросхеме
US20070267945A1 (en) Ultrasound Transducer and Method for Implementing High Aspect Ration Bumps for Flip-Chip Two Dimensional Arrays
US20110175235A1 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
JP5237242B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
US9224649B2 (en) Compliant interconnects in wafers
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP6078765B1 (ja) 薄膜キャパシタの製造方法、集積回路搭載基板、及び当該基板を備えた半導体装置
RU2441298C2 (ru) Межсоединение методом перевернутого кристалла на основе сформированных соединений
JP2007027381A (ja) 半導体装置及び電子装置
JP2009542029A (ja) 小さいパッシベーション層の開口を有するフリップチップ相互接続
EP2481102A1 (en) Wire bond free connection of high frequency piezoelectric ultrasound transducer arrays
US7122400B2 (en) Method of fabricating an interconnection for chip sandwich arrangements
TWI361476B (en) Semiconductor package and display apparatus
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010251566A (ja) 配線基板、半導体装置、半導体モジュールおよびその製造方法
JP2003007965A (ja) 半導体装置及びその製造方法
JP2004349631A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002246541A (ja) マルチチップモジュール
JP2008141105A (ja) 半導体装置及びその製造方法
JP2008306037A (ja) 半導体モジュール及びその製造方法