NL9401525A - Clock recovery voor ATM ontvanger. - Google Patents

Description

Clock recovery voor ATM ontvanger

A. ACHTERGROND VAN DE UITVINDING

De uitvinding heeft betrekking op een ATM ontvanger, in het bijzonder het clock recovery circuit.

In een ATM transmissiesysteem kunnen, via verschillende virtuele kanalen, bronsignalen met verschillende bit rates overgedragen worden, waardoor het aantal ATM cellen per tijdseenheid, de cell rate, in het ene virtuele kanaal kan verschillen van dat in een ander kanaal. Waar de cellen van een bepaald kanaal bij een —tijdelijk aan dat kanaal toegewezen-- ontvanger arriveren, moeten deze cellen, na opname in een buffer, daaruit worden uitgelezen met een klokfrequentie die in overeenstemming is met de cell rate van dat kanaal en met de bit rate (en klokfrequentie) van het bronsignaal.

Het onderwerp van de onderhavige uitvinding is een schakeling voor het uit de celaankomsttijdstippen herleiden van de klokfrequentie waarmee genoemde buffer wordt uitgelezen. Daarbij moet rekening worden gehouden met verschillende nominale cell rates en met variaties binnen die nominale cell rates. Tot dusverre zijn voor het op bevredigende wijze geheel automatisch detecteren van de klokfrequentie uit de aankomsttijden van ATM cellen geen oplossingen bekend.

B. SAMENVATTING VAN DE UITVINDING

De uitvinding omvat een clock recovery circuit voor een ATM ontvanger waarbij de klokfrequentie geheel automatisch uit de celaankomsttijden wordt herleid. Daartoe omvat het circuit volgens de uitvinding eerste middelen voor het aan de hand van de cell rate van de ontvangen cellen bepalen van de nominale bit rate van het bronsignaal en het genereren van een kloksignaal met een frequentie die daarmee in overeenstemming is, en tweede middelen voor het naar rato van het verschil tussen de door de eerste middelen bepaalde nominale bit rate en de gemiddelde feitelijke bit rate corrigeren van de frequentie van het door de eerste middelen gegenereerde kloksignaal. Onderstaand zal de uitvinding aan de hand van een aantal figuren nader worden uiteengezet.

C. UITVOERINGSVOORBEELDEN

Figuur 1 toont een uitvoeringsvoorbeeld van de uitvinding. Figuur 2 geeft enkele signalen weer. Figuur 3 toont een uitvoeringsvoorbeeld van één van de in figuur 1 getoonde organen.

De in figuur 1 getoonde schakeling is ontworpen voor automatische recovery van de bronklok voor bronsignalen met bit rates van 64, 128, 144, 192, 256, 512, 1024 en 2048 kbits/sec. ATM cellen worden via een ingangscircuit toegevoerd aan een buffer 1. Door een AND-poort 2 wordt een WRITE-signaal voor de celbuffer 1 samengesteld uit een netwerkkloksignaal van 155,520 MHz (huidige standaard voor ATM netwerken) en een "cell enable"-signaal waarmee een ATM cel door het ingangscircuit tot buffer 1 wordt toegelaten. Zo'n "cell enable"-signaal wordt bijvoorbeeld geproduceerd door een toegangbewakings-orgaan zoals dat beschreven staat in octrooi EF - 381 275 BI ten name van aanvraagster. Het WRITE-signaal heeft een "burst"-karakter (zie ook figuur 2). De rest van de schakeling dient ervoor om een READ-kloksignaal te produceren dat overeenkomt met de cell rate van de aan buffer 1 aangeboden cellen en dat geen burst-karakter heeft (zie ook figuur 2). De frequentie van dit READ-signaal is gelijk aan de bit rate van het bronsignaal en dus gelijk aan de frequentie van de bronklok.

De schakeling bevat een grof instelling voor de klokfrequentie waarmee buffer 1 wordt uitgelezen, bestaande uit een deelfactorinstelling 3 en een variabele frequentiedeler 4. Verder bevat de schakeling een fijnregeling, bestaande uit monostabiele multivibrators 6 en 7, een versterker 8, een laagdoorlaatfilter 9,10 en een VCO (Voltage Controlled Oscillator).

De deelfactorinstelling 3 wordt aangestuurd door het "cell enable"-signaal. Na meting van de tijd tussen twee (of meer) achtereenvolgende "cell enable"-signalen en indeling van de gemeten tijd naar de meest nabije standaardtijd die overeenkomt met één van de bovengenoemde bitsnelheden, wordt een deelfactor N die aan die meest nabije standaardtijd is toegewezen, aan de frequentiedeler 4 aangeboden. De frequentiedeler 4 deelt de frequentie van het kloksignaal dat wordt aangeboden door de VCO 5 door factor N.

De variatie in celaankomsttijden (zie ook figuur 3) moet worden gecompenseerd door een fijnregeling. Daartoe wordt het WRITE-signaal tevens aangeboden aan een monostabiele multivibrator 7, die de aangeboden VRITE-pulsen een gedefinieerde breedte geeft. Het READ-signaal wordt aangeboden aan een monostabiele multivibrator 6 die ervoor zorgt dat de READ-pulsen een gedefinieerde breedte krijgen. Beide signalen gaan vervolgens naar de + resp. - ingang van een versterker 8. Aan de uitgang wordt via een weerstand 9 een condensator 10 opgeladen door de READ-pulsen en ontladen door de WRITE-pulsen. Bij evenwicht tussen het aantal in de buffer ingeschreven cellen en het aantal uitgelezen cellen is er evenwicht tussen het laden en ontladen van de condensator 10. Als het aantal VRITE-pulsen ten opzichte van het aantal READ-pulsen stijgt, daalt de spanning Ucontrol over condensator 9 en wordt de frequentie van de VCO 5 bijgeregeld, waardoor de READ-klokfrequentie stijgt.

Figuur 3 toont een uitvoeringsvoorbeeld van het hierboven genoemde orgaan 3, welk de deelfactor N berekent. Dit orgaan omvat een NAND-poort 11, een klokgenerator 12 en een counter 13. Counter 13 ontvangt van klokgenerator 12 pulsen gedurende de periode dat er geen "cell enable"-signaal is (zie ook figuur 2). Als de cell rate laag is, is die periode relatief lang en krijgt de counter een relatief hoge waarde; bij een hoge cell rate bereikt de counter slechts een lage waarde. De bereikte counterwaarde wordt aangeboden aan een aantal digitale comparators 14 die elk op een counterwaarde zijn ingesteld die een bepaalde nominale bitrate vertegenwoordigt. De comparator 14 met een counterwaarde die het dichtst ligt bij de door de counter 13 bereikte counterwaarde geeft aan processor 15 een teken. Processor 15 berekent aan de hand van de plaats van die comparator de waarde voor N en geeft die door aan de variabele deler 4. Bij een lage cell rate bereikt de counter 13 een relatief hoge waarde en wordt de waarde van N ook relatief hoog, waardoor de waarde van f+A/N relatief laag is.

D. Referenties EP 0 381 275 BI ten name van KONINKLIJKE PTT NEDERLAND N.V.

Claims (5)

1. Clock recovery circuit voor een ATM ontvanger, voor het automatisch uit de cell rate van ontvangen ATM cellen herleiden van de klokfrequentie van het bronsignaal dat door de ATM cellen wordt overgedragen, gekenmerkt. door eerste middelen voor het aan de hand van de cell rate van de ontvangen cellen bepalen van de nominale bit rate van het bronsignaal en het genereren van een kloksignaal roet een frequentie die daarmee in overeenstemming is, en tweede middelen voor het naar rato van het verschil tussen de nominale bit rate en de gemiddelde feitelijke bit rate van de ontvangen cellen corrigeren van de frequentie van het door de eerste middelen gegenereerde kloksignaal.

2. Clock recovery circuit volgens conclusie 1, met het kenmerk, dat genoemde eerste middelen een deelfactororgaan (3) omvatten voor het aan de hand van twee of meer achtereenvolgende celaankomsttijden bepalen van de nominale bit rate van het door de ATM cellen overgedragen bronsignaal en het genereren van een deelfactor (N) in afhankelijkheid van die nominale bit rate, alsmede een frequentiedeler (4) voor het delen van de frequentie (f) van een door een klokgenerator (5) afgegeven kloksignaal door genoemde deelfactor.

3. Clock recovery circuit volgens conclusie 2, gekenmerkt door tweede middelen die naar rato van enerzijds het aantal ontvangen celbits over een periode van twee of meer achtereenvolgende celaankomsttijden en anderzijds het aantal door de frequentiedeler (4) afgegeven klokpulsen over die zelfde periode een frequentiebesturingssignaal (Ucontroi) afgeven aan genoemde klokgenerator (5).

4. Clock recovery circuit volgens conclusie 3, met het kenmerk, dat naar rato van de ontvangen celbits klokpulsen worden aangeboden aan een monostabiele multivibrator (7) en dat de door de frequentiedeler (4) afgegeven klokpulsen aan een identieke monostabiele multivibrator (6), van welke beide monostabiele multivibratoren de uitgang is verbonden met de positieve resp. negatieve ingang van een versterker (8) waarvan de uitgang via een integratieschakeling (9,10) is verbonden met de frequentiebesturingspoort van een spanningsgestuurde oscillator (5).

5. Clock recovery circuit volgens conclusie 1, met het kenmerk, dat de celbits van een aan de ontvanger arriverende ATM cel in een buffer (1) worden ingeschreven onder besturing van het netwerkkloksignaal, terwijl deze buffer wordt uitgelezen onder besturing van het door de eerste middelen gegenereerde kloksignaal