SE518361C2 - Dämpning av pekarjitter i en desynkronisator - Google Patents

Description

:nun I 1 no 10 15 20 25 30 35 518 361 -- .= 2 kontrollbyte placerats i början av vardera. En del av kon- trollbytes används t.ex. för utförande av gränssnitts- anpassning (interface justification) i samband med avbild- ning (mapping), dà hastigheten hos informationssignalen som skall avbildas avviker nàgot från dess nominella värde. Av- bildningen av informationssignalen i överföringsramen STM-l beskrivs i t.ex. patentansökningarna AU-B-34639/89 och FI-- 914746.

Varje byte i enheten AU-4 har ett positionsnummer.

Den ovannämnda AU-pekaren innehåller positionen för den första byten i containern VC-4 i enheten AU-4. Med hjälp av pekarna kan sà kallade positiva eller negativa pekaranpass- ningar (pointer justification) dessutom utföras i. olika punkter i SDH-nätet. Om en VC med en viss klockfrekvens införs i en nod i ett nät som fungerar vid en klockfrekvens lägre än den ovannämnda klockfrekvensen hos VC, fylls data- bufferten. Detta kräver negativ anpassning: en byte över- förs fràn den mottagna VC:n till overheadomràdet och pekar- värdet minskas med ett.

Om hastigheten hos den mottagna VC:n är lägre än nodens klockhastighet tenderar databufferten att tömmas, vilket förutsätter positiv anpassning, vid vilken en fyll- nadsbyte tillsätts i VC:n och pekarvärdet ökas med ett.

Både bitanpassningen (gränssnittsanpassning) an- vänd vid avbildningen och pekaranpassningen förorsakar fas- jitter, som borde kompenseras för av desynkronisatorn vid utgången ur SDH-nätet. Fasjitter och kompensering av den- samma beskrivs t.ex. i Simulation Results and Field Trial Experience of Justification Jitter, Ralph Urbansky, 6th World Telecommunication Forum, Geneva, 10-15 October 1991, International Telecommunication Union, Part 2, Vol III, sidorna 45 - 49.

För detta ändamål omfattar tidigare kända desyn- kronisatorer en databuffert med en tillhörande analog fas- låst slinga (PLL) som fasláser databuffertens läsklocka i 10 15 20 25 30 35 518 361 .

O I nu 9 o D o 3 skrivklockan. Eftersom den faslàsta slingan fungerar på samma sätt som ett lágpassfilter, eliminerar den jitter med undantag av jitterkomponenterna.med de lägsta frekvenserna.

Exempelvis genererar pekaranpassningen i SDH mycket inten- sivare jitterkomponenter än bitanpassningen, eftersom in- dividuella fassprång i pekaranpassningen uppgår till t.ex. 8 eller 24 ramintervall UI, och eftersom fassprång förorsa- kade av pekaranpassning kan förekomma med en mycket låg frekvens som är svår att filtrera i desynkronisatorns fas- låsta slinga. Tillräcklig dämpning av pekarjitter genom filtrering skulle kräva en mycket liten bandbredd hos slingan (det absoluta värdet är beroende av gränssnittets hastighet). Figurerna 2 och 3 visar hur jittertoppar föror- sakade av två pekaranpassningar på 24 UI (uppmätta vid desynkronisatorns utgång medelst ett av CCITT definierat mätfilter) kan reduceras till en acceptabel maximinivå av då den faslàsta slingans bandbredd vid t.ex. 140 Mbit/s är 2 Hz. Vid normal ca 0,2 UI genom drastisk filtrering, funktion behövs emellertid inga pekaranpassningar, och en- bart bitanpassningar i gränssnitten är aktiva. Att dimen- sionera desynkronisatorns faslàsta slinga på basis av pe- karanpassningar är sålunda oresonligt då den faslàsta slingans bandbredd för bitanpassningens del kunde vara t.o.m. tio gånger högre. Låsningen av den faslàsta slingan skulle då vara pàlitligare och låsningstiden väsentligen kortare.

En känd lösning av problemet är bitläckage (bit leaking), vid vilket fassprång förorsakade av pekaren eli- mineras med hjälp av en olinjär process (i tidplan), varvid inkommande databitar behandlas med en skild seriebuffert, så att skrivklockans och den i desynkronisatorns buffert inmatade datans fas förskjuts periodiskt framåt (eller bakåt), och den stegvisa fasförskjutningen omvandlas till en linjär fasförskjutning som sker under en längre tids- period. Pekaranpassningarna behandlas således skilt för sig 10 15 20 25 30 35 518 361 v 000 v .. o toa!! 4 med hjälp av en bitläckagebuffert, så att bandbredden hos den faslåsta slingan i själva desynkronisatorn kan ökas enligt de av bitanpassningarna ställda kraven. Ett problem som bitläckaget medför är seriedatabehandlingen på bitnivå och den förhållandevis komplicerade logiken. Dessutom bör inses att det inte räcker med att en pekare åt gången kan behandlas, utan logiken borde i värsta fall kunna operera med tiotals överlappande pekaranpassningar i olika utsväng- ningssteg. Användningen av denna teknik i en snabb de- synkronisator av 140 Mbit/s anses sålunda inte vara av nytta på grund av t.ex. den ökade effektkonsumtionen.

Beskrivning av uppfinningen Uppfinningen avser att åstadkomma en enkel och ekonomisk anordning för dämpning av pekarjittertoppar, vilken anordning kan tillämpas även vid hastigheter av 140 Mbit/s och t.o.m. högre.

Detta uppnås med hjälp av en anordning enligt upp- finningen, vilken anordning är kännetecknæd av att den omfattar organ för tvångsstyrning av den faslåsta slingan att synkront med tidpunkten för varje pekaranpassning be- gränsa maximiamplituden i den fasjitter som ifrågavarande pekaranpassning i desynkronisatorns utsignal förorsakar.

Den grundläggande idén i uppfinningen är att en kompenserande inställning som tidsanpassats att sammanfalla med pekaranpassningen utförs i själva den faslåsta slingan i avsikt att begränsa den abrupta fasjitteramplituden som pekaranpassningen förorsakat och för att "sprida ut" jit- tern. I den föredragna utföringsformen av uppfinningen utförs den kompenserande inställningen genom att en spän- ningspuls, främre kant vars sammanfaller med pekar- anpassningen, summeras till slingfiltrets insignal eller slingorscillatorns styrspänning. Företrädesvis är den kom- penserande spänningspulsen så integrerad att dess främre kant sammanfaller med, men är motsatt till den av pekar- 10 15 20 25 30 35 518 361 -- . 5 anpassningen förorsakade spänningsändringen, medan pulsens bakre kant sjunker långsamt, t.ex. exponentiellt. Den kom- penserande pulsens stigande (eller sjunkande) främre kant begränsar den abrupta jitteramplituden effektivt, medan den länga exponentiellt sjunkande (eller stigande) bakre kanten "sprider ut" fasjittern som fassprànget förorsakat under en längre tidsperiod, t.ex. l sekund.

I en annan utföringsform av uppfinningen omfattar den faslásta slingan organ för att begränsa amplituden hos den spänningsstyrda oscillatorns styrspänning pà förut- bestämd tid fràn tidpunkten för varje pekaranpassning.

Begränsningen av amplitudniván åstadkommer en naturlig begränsninganrpekarjitterns maximiamplitudzidesynkronisa- torns utgång inom förutbestämda maximivärden.

En ytterligare utföringsform av uppfinningen om- fattar organ för att reducera den faslásta slingans öppna slingförstärkning pà förutbestämd tid fràn tidpunkten för varje pekaranpassning. Pà grund av förstärkningsreduktionen begränsas bandbredden för den slutna slingan momentant till ett sà lågt värde att den av pekaranpassningen förorsakade fasjittern elimineras tillräckligt. Ännu en aspekt pà uppfinningen är att anordningen dessutom utför kompensering av fasspráng förorsakade av bitanpassning. I en utföringsform av uppfinningen utförs detta genom att en kompensationspuls tidsanpassad att sam- manfalla med varje bitanpassning och likadan men kortare än den vid pekaranpassningen använda kompensationspulsen sum- meras till den faslàsta slingan.

Kort beskrivning av figurerna Uppfinningen skall i det följande beskrivas mera detaljerat med hjälp av utföringsexempel och med hänvisning till bifogade ritningar, där figur l visar överföringsramen STM-l i SDH-syste- met; 10 15 20 25 30 35 513 361 - .z Ubu I 0 o 6 figurerna 2 och 3 visar ett fassprång i ingången till en känd desynkronisator och fasjitter i utgången, då den faslàsta slingans bandbredd är ca 2 Hz; figur 4 visar kopplingsschemat för en desynkroni- sator enligt uppfinningen; figurerna 5 och 6 är signaldiagram som visar ett fasspràng i ingången till desynkronisatorn enligt figur 4 och en motsvarande fasjitter i desynkronisatorns utgàng; och figur 7 är ett kopplingsschema som visar tvà al- ternativa sätt att koppla kompensationssignalen till den faslàsta slingan.

Detaljerad beskrivning av uppfinningen I det följande skall uppfinningen beskrivas i samband med signaler enligt den i CCITT-rekommendationerna G.707, G.708 och G.709 definierade synkrona digitala hie- rarkin SDH, men den kan även tillämpas för andra liknande digitala signaler som utnyttjar taktanpassningstekniken, sásom det synkrona optiska nätet SONET.

Ramstrukturen STM-l i SDH-nätet, ramuppbyggnaden samt pekar- och bitanpassningen beskrevs ovan med hänvis- ning till figur l. Utöver detta hänvisas till ovannämnda Ralph Och AU-B- To Know Your TE&M, June 15, CCITT-rekommendationer, artikel av FI-914746 SONET-systemet beskrivs i t.ex. ovannämnda Urbansky 34639/89.

Sonet, Know Your VTs av Stephen Fleming, 1989, sidorna 62 - 75. och patentansökningarna Figur 4 visar en desynkronisator enligt uppfin- ningen. En digital serieformig synkron signal, såsom en SDH-signal, som består av STM-1-ramar mottages i ingången till ett buffertminne l, varifrån den avskrivs byte för byte enligt adresser genererade av en skrivadressräknare 2 till buffertminnet l, och avläses sedan byte för byte en- ligt adresser genererade av en läsadressräknare 3 fràn 10 15 20 25 30 35 51 s 361 7 bufferten 1, DATA-med önskad överföringshastighet, så att en digital serieformad utsignal UT- l4O Mbit/s, erhålls från desynkronisatorn. Skrivadressräknaren 2 gene- t.ex. rerar skrivadresser synkront med en skrivklocka CLKl. På motsvarande sätt genererar läsadressräknaren 3 läsadresser synkront med en läsklocka CLK2. Läsklockan CLK2 är faslåst i skrivklockan CLKl med hjälp av en faslàst slinga (PLL) som omfattar en fasdetektor, ett slingfilter och en spän- ningsstyrd oscillator. Signaler CLKI/N och CLK2/N, vilka är proportionella mot skriv- och läsklockorna, matas till fas- detektorn 4 från räknarna 2 och 3, varvid N är en divisor dimensionerad enligt buffertens längd och fasdetektorns aktiva område. Fasdetektorn 4 alstrar en spänningssignal V1 som är proportionell mot fasdifferensen mellan signalerna CLKI/N och CLK2/N, ett motstånd R3 till en operativ förstärkare Al. Den opera- och denna spänningssignal matas genom tiva förstärkaren Al med anslutande motstånd R3, R5, R6, R7, C3 och en kondensator C4 bildar ett slingfilter som be- stämmer den faslàsta slingans slingförstärkning. förstärkningen väljs så att en lämplig bandbredd àstadkoms.

Den operativa förstärkaren A1 genererar en styrspänning V, som matas till den spänningsstyrda oscillatorns 5 styr- ingång i avsikt att bestämma frekvensen hos den av oscilla- torn 5 genererade läsklockan CLK2. Den faslàsta slingan tenderar att justera läsklockans CLK2 frekvens så att fas- differensen mellan klockorna CLKl och CLK2 är tillräckligt liten. En desynkronisatorkrets av denna typ och olika va- riationer av densamma är välkända för fackmannen.

Desynkronisatorns faslàsta slinga (PLL) visad i figur 4 är emellertid inte som sådan kapabel att i till- räcklig mån dämpa fasspràngen, som här kallas pekaranpass- ningar, förorsakade av pekaranpassningarna i den digitala insignalen DATA IN. Såsom ovan i anslutning till figurerna 2 och 3 nämnts, kan pekarjittern i desynkronisatorns utgång dämpas tillfredsställande genom att den faslàsta slingans Sling-" 10 15 20 25 30 35 518 361 I QIO u 8 bandbredd begränsas, men en del av lásningens snabbhet och pålitlighet gàr samtidigt förlorad.

För detta ändamål omfattar desynkronisatorn en dämpningskrets enligt uppfinningen, vilken krets tvàngsstyr den faslàsta slingan synkront med tidpunkten för varje enskild pekaranpassning, så att den faslàsta slingan be- gränsar maximiamplituden hos fasjittern förorsakad av nämn- da pekaranpassning i desynkronisatorns utsignal. Desynkro- nisatorns digitala del alstrar signaler som indikerar tid- punkten för pekaranpassningarna och deras riktningar för intern användning, och dessa signaler kan även utnyttjas vid styrningen av kompensationskopplingen enligt uppfin- ningen;.~_ ' Figur 4 visar den föredragna utföringsformen av uppfinningen, i vilken desynkronisatorns CMOS-logik genere- rar en trenivàkompensationspulsspänning V,, i vilken pul- sernas främre kanter sammanfaller med pekaranpassningarna.

I den föredragna utföringsformen av uppfinningen motsvarar spänningens V, positiva puls den positiva pekaranpass- ningen, och den negativa pulsen motsvarar den negativa pekaranpassningen. Pulsspänningen V, integreras med en växelströmskopplad integrator som omfattar en operativ förstärkare A2 med externa komponenter Rl, R2, Cl och C2.

Integratorn A2 integrerar och inverterar varje puls i spän- ningen V, och bildar sàlunda en exponentiell puls med en snabbt stigande främre kant som tidsanpassats att samman- falla med pekaranpassningen men i motsatt riktning, och en långsamt exponentiellt sjunkande bakre kant. Integratorns utspänning V2 summeras via ett motstånd R4 till en spänning V1 i làgpassfiltrets Al ingång.

I det fall figur 4 illustrerar kan spänningen V2 även föras till någon annan punkt i den faslåsta slingan, exempelvis till VCO:s styrspänning V3, såsom visas med den streckade linjen 6. I ett dylikt fall bör dock kompensatio- nen göras sá att spänningens Vahastighetsändring begränsas 10 15 20 25 30 35 518 361 -- 9 under en förutbestämd tidsperiod. Med andra ord bör pulsens V2 form i varje enskild summeringspunkt anpassas till ut- spänningen från filter Al.

Tidsanpassningsdiagrammen i figurerna 5 och 6 visar den effekt jitterkompensationen enligt uppfinningen har pá desynkronisatorn enligt figur 4. Figur 5 visar fas- jittern i insignalen DATA IN, i vilken ett fasspráng pá 24 tidsintervall (UI) förorsakat av en positiv pekaranpassning förekommer i en tidpunkt T = 50 ms. Detta förorsakar en fasdifferens mellan klocksignalerna CLKl och CLK2 och en motsvarande ändring i spänningen V1. Samma pekaranpassning förorsakar en samtidig positiv puls i spänningen V4, vilken integreras och summeras till ingången i filter A1 som en spänningspuls V2 med en riktning motsatt till ändringen i spänningen V1, så att spänningspulsen begränsar maximi- amplituden för den av nämnda pekaranpassning förorsakade ändringen i oscillatorns 5 styrspänning V,och sålunda även jitteramplituden i desynkronisatorns utsignal, uppmätt via ett av CCITT definierat mätfilter, såsom visas i simulatio- nen i figur 6. I figur 6 är fasjitterns maximiamplitud i utgången i tidpunkten för pekaranpassningen tydligt lägre än t.ex. i det fall figur 3 illustrerar. Dessutom "töjer" kompensationspulsens Vzlànga exponentiella sjunkande bakre kant fasjittern över en lång tidsperiod. I figur 5 före- kommer i tidpunkt T = 400 ms ett fasspràng i motsatt rikt- ning förorsakad en negativ pekaranpassning, vilken för- orsakar spänningar som annars är lika med de ovan beskrivna spänningarna i kretsen enligt figur 4 men har en motsatt riktning. I figur 6 förekommer denna andra pekaranpassning som fasjitter i motsatt riktning. I exemplet i figurerna 4 - 6 är desynkronisatorns hastighet 140 Mbit/s, faslàsets bandbredd ca 10 Hz och spänningens V4 pulslängd 250 ms.

Detta motsvarar tvà ramlängder och utgör hälften av det minsta möjliga intervallet mellan pekare (4 STM-l-överfö- ringsramar). Växelströmskopplingen i integratorn A2 är 10 15 20 25 30 35 518 361 o n in I r n I CIOI in Id I v OI i lO utförd medelst en seriekondensator C2 så att databuffertens l dynamiska område inte skall överskridas pà grund av ett flertal pà varandra följande pekare (t.ex. en av elementen i SDH-nätet utnyttjar en lokal reservklocka och alstrar Tids- konstanten för växelströmskopplingen.förkortar dessutonlden därigenom tiotals pekaranpassningar per sekund). totala tidskonstanten nàgot.

Anpassningsfrekvenseni.bitanpassningenlunurepre- sentera den värsta möjliga jitterfrekvensen som passerar genom den faslásta slingan, men eftersom fasspràngen i bitanpassningen varar enbart ett tidsintervall.är den låga fasjittern som de förorsakar obetydlig jämfört med pekar- jittern.~I kompensationskretsen enligt uppfinningen dämpas pekarjittern och sålunda kan även jittern som bitanpass- ningen förorsakar bli problematisk. Kretsen i figurerna 4 och 6 kan användas även för kompensering av jittern som bitanpassningen förorsakar. CMOS-logiken skulle dà förutom pekarkompensationspulser som motsvarar pekaranpassningarna alstra bitkompensationspulser tidsanpassade att sammanfalla med bitanpassningarna och med en längd av exakt l/8 eller 1/24 av pekarkompensationspulserna (8-bits eller 24-bits pekaranpassning).

Figur 7 visar en annan utföringsform av uppfin- ningen, i vilken den faslásta slingan innehåller en nivá- làskrets mellan förstärkaren Al och den spänningsstyrda oscillatorn 5. Niváláskretsen styrs av spänningen V, för att begränsa styrspänningen V3mellan förutbestämda gräns- värden pà en förutbestämd tidsperiod frán tidpunkten för varje pekaranpassning.

Alternativt kan den öppna slingförstärkningen i den faslásta slingan minskas pà en förutbestämd tidsperiod från tidpunkten för varje pekaranpassning. Blocket 71 i figur 7 kan sålunda vara en förstärkare eller en dämpare, vars förstärkning styrs av spänningen V4 synkront med pe- karanpassningarna. lO 518 361 . ll En nackdel med de tvà sistnämnda utföringsformerna är att de stör elimineringen av bitanpassningsjitter desto mera ju högre är antalet pekaranpassningar. Det är sålunda uppenbart att kretsarnas 71 och 81 funktion borde hindras under högfrekventa pekarsekvenser. Detta problem kan emel- lertid undvikas i kompensationskopplingen enligt figur 4, som tillåter nivàlàskretsen att fungera normalt hela tiden.

Figurerna och den därtill anslutna beskrivningen är enbart avsedda att illustrera föreliggande uppfinning.

Till sina detaljer kan anordninge enligt uppfinningen va- riera inom ramen för bifogade patentkrav.

Claims (7)

10 15 20 25 30 35 518 561 12 Patentkrav

1. l. Anordning för dämpning av pekaranpassnings- jitter i en desynkronisator i ett digitalt överföringssys- tem, vilken desynkronisator omfattar en databuffert (1): en skrivadressräknare (2) för databufferten styrd av en skriv- klocka (CLK1); en läsadressräknare (3) för databufferten styrd av en läsklocka (CLK2); och en analog faslàst slinga som omfattar en faskomparator (4), ett slingfilter (Al) och en spänningsstyrd oscillator (5) för styrning av nämnda läsklocka pà basis av fasdifferensen mellan läs- och skriv- klockorna, k ä n n e t e c k n a d av att anordningen omfattar-kompensationsorgan (A2, 71, 81) för tvàngsstyrning av den analoga faslásta slingan synkront med varje pekar- anpassning för att begränsa den av nämnda pekaranpassning förorsakade maximala ändringshastigheten hos en styrspän- ning (V3) i oscillatorn (5), och sålunda begränsa maximi- amplituden för den fasjitter som ifrågavarande pekaranpass- ning förorsakar i desynkronisatorns utsignal (DATA OUT), varvid kompensationsorganen omfattar organ för alstring av en kompensationspulssignal (VU VZL i vilken pulserna sam- manfaller med pekaranpassningarna, och att kompensations- pulssignalens (V2) pulser är exponentiella pulser med en snabbt stigande främre kant tidsanpassad att sammanfalla med pekaranpassningen men i motsatt riktning och en läng- samt sjunkande bakre kant.

2. Anordning enligt patentkrav l, k ä n n e - t e c k n a d av att kompensationsorganen dessutom omfat- tar organ för alstring av en andra kompensationspulssignal, i vilken pulserna sammanfaller med fasspràngen förorsakade av bitanpassningarna.

3. Anordning enligt patentkrav l eller 2, k ä n - n e t e c k n a d av att kompensationsorganen dessutom omfattar en växelströmskopplad integrator (A2), vars in- signal är en rektangulär kompensationspulssignal (V4) och 10 15 ”S18 361 .. 13 vars utsignal är en exponentiell kompensationspulssignal (V2) som styr den faslàsta slingan.

4. Anordning enligt nàgot av patentkraven l - 3, k ä n n e t e c k n a d av att anordningen omfattar organ för summering av kompensationspulssignalen (V2) till sling- filtrets insignal (V1).

5. Anordning enligt nàgot av patentkraven l - 3, k ä n n e t e c k n a d av att anordningen omfattar organ för summering av kompensationsspänningen (V2) till den spänningsstyrda oscillatorns styrsignal (V3).

6. Anordning enligt patentkrav l eller 2, k ä n - n e t e c k n a d av att anordningen omfattar organ (71) för begränsning av amplituden för den spänningsstyrda oscillatorns styrsignal (V,)pà förutbestämd tid fràn varje pekaranpassning.

7. Anordning enligt patentkrav 1 eller 2, k ä n - n e t e c k n a d av att anordningen omfattar organ (81) för reduktion av den faslàsta slingans öppna slingförstärk- ning pà förutbestämd tid fràn varje pekaranpassning.