NL8800220A - Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht. - Google Patents
Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht. Download PDFInfo
- Publication number
- NL8800220A NL8800220A NL8800220A NL8800220A NL8800220A NL 8800220 A NL8800220 A NL 8800220A NL 8800220 A NL8800220 A NL 8800220A NL 8800220 A NL8800220 A NL 8800220A NL 8800220 A NL8800220 A NL 8800220A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- conductor track
- metal
- oxidation
- top layer
- Prior art date
Links
- 239000004020 conductor Substances 0.000 title claims description 74
- 229910052751 metal Inorganic materials 0.000 title claims description 73
- 239000002184 metal Substances 0.000 title claims description 73
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000000034 method Methods 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- 230000003647 oxidation Effects 0.000 claims description 33
- 238000007254 oxidation reaction Methods 0.000 claims description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 22
- 230000002401 inhibitory effect Effects 0.000 claims description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000005669 field effect Effects 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 239000010955 niobium Substances 0.000 description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- -1 for example Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- IOJXLDHJRZAYOU-UHFFFAOYSA-N [F].[F].[F].[F].[C] Chemical compound [F].[F].[F].[F].[C] IOJXLDHJRZAYOU-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/015—Capping layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/902—Capping layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
* * PHN 12.410 1 N. V. Philips' Gloeilampenfabrieken te Eindhoven.
Werkwijze voor het vervaardigen van een halfgeleidermrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt aangebracht.
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting omvattende een halfgeleiderlichaam met een oppervlak waaraan een halfgeleidergebied en een dat gebied omgevend veldoxydegebied grenzen, op welk oppervlak een 5 metaallaag wordt aangebracht waarin een geleiderspoor wordt gevormd, . waarna over het geleiderspoor een isolerende laag siliciumoxyde op het oppervlak wordt gedeponeerd.
Het geleiderspoor kan zo worden aangebracht dat het zich zowel boven het halfgeleidergebied als boven het veldoxydegebied 10 uitstrekt en daarbij kontakt maakt met het halfgeleidergebied. Het geleiderspoor maakt dan bijvoorbeeld kontakt met een aan- of afvoerzone van een veldeffekttransistor die is aangebracht in het halfgeleidergebied. Het geleiderspoor kan dan verder, via een koRtaktvenster in de over het geleiderspoor gedeponeerde isolerende laag 15 siliciumoxyde, verbonden worden met een metalliseringslaag die wordt aangebracht op de isolerende laag siliciumoxyde. Ook kan het geleiderspoor verder verbonden worden met een geleiderspoor van polykristallijn silicium dat eveneens kan worden aangebracht op het oppervlak van het halfgeleiderlichaam. Beide geleidersporen kunnen dan 20 bedekt worden met de isolerende laag siliciumoxyde.. Aldus kan bijvoorbeeld een aan- of afvoerzone van een veldeffekttransistor die is aangebracht in het halfgeleidergebied worden verbonden met een poortelektrode van een andere in het halfgeleiderlichaam aan te brengen veldeffekttransistor. Het geleiderspoor kan echter ook zo worden 25 aangebracht dat het zich alleen boven het veldoxyde of alleen boven het halfgeleidergebied uitstrekt. Ook in deze gevallen kan het gebruikt worden om verschillende interconnecties tot stand te brengen.
Uit de Europese Octrooiaanvrage Nr. 190 070 is een werkwijze van de m de aanhef genoemde soort bekend, waarbij het 30 geleiderspoor wordt gevormd in een laag titaan, vanadium, chroom, zirconium, niobium, molybdeen, hafnium, tantaal of wolfraam. De isolerende laag siliciumoxyde kan over het geleiderspoor op het .8800220
V
Λ ΡΗΝ 12.410 2 oppervlak van het halfgeleiderlichaam gedeponeerd worden op een van de bekende manieren voor depositie van siliciumoxyde.
Het blijkt in de praktijk dat zich bij toepassing van de bekende werkwijze problemen kunnen voordoen. Zo kan het met 5 siliciumoxyde bedekte geleiderspoor een elektrische weerstand vertonen die veel groter is dan die welke men van een dergelijk metaalspoor op grond van zijn eigenschapppen zou verwachten. Ook blijkt in sommige gevallen dat het geleiderspoor dan geheel onderbroken is. Deze problemen doen zich vooral voor als de laag siliciumoxyde wordt gedeponeerd met 10 behulp van een depositieproces waarmee een goede stapbedekking kan worden gerealiseerd. Bij de fabrikage van halfgeleiderinrichtingen met schakelelementen, zoals veldeffekttransistoren, met sub-micron afmetingen is een dergelijk depositieproces echter zeer noodzakelijk.
Met de uitvinding wordt onder meer beoogd de in de aanhef 15 genoemde werkwijze zo te verbeteren, dat op een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam een laag siliciumoxyde kan worden gedeponeerd met behulp van een depositieproces waarmee een goede stapbedekking kan worden gerealiseerd, zonder dat daarbij het geleiderspoor de genoemde slechte elektrische eigenschappen krijgt.
20 Daartoe heeft de werkwijze volgens de uitvinding als kenmerk, dat voordat de laag siliciumoxyde wordt aangebracht over het geleiderspoor, dit spoor wordt voorzien van een toplaag van een oxydatieremmend materiaal.
De uitvinding berust op het inzicht, dat een 25 geleiderspoor van titaan, vanadium, chroom, zirconium, niobium, molybdeen, hafnium, tantaal of wolfraam tijdens depositie van een laag siliciumoxyde met behulp van een depositieproces waarmee een goede stapbedekking kan worden gerealiseerd gemakkelijk oxydeert. Tijdens een dergelijk proces wordt het halfgeleiderlichaam verhit op een temperatuur 30 die boven 650°C ligt terwijl over het halfgeleiderlichaam een siliciumhoudend gasmengsel wordt geleid, dat in de praktijk altijd oxyderende bestanddelen bevat; of in de vorm van een verontreiniging met zuurstof of in de vorm van een zuurstofverbinding zoals bijvoorbeeld in een gasmengsel met dichloorsilaan. Onder dergelijke omstandigheden 35 oxyderen de genoemde metalen gemakkelijk. Bij veel lagere temperaturen, die onder 450°C liggen, gebeurt dit praktisch niet, maar bij deze temperaturen kan geen laag siliciumoxyde met een goede stapbezetting . 8800220 ï ψ- PHN 12.410 3 worden gedeponeerd. Door genoemde oxydatie kan het geleiderspoor zodanig worden aangetast dat het een zeer hoge electrische weerstand of zelfs een totale onderbreking vertoont.
Door de maatregel volgens de uitvinding wordt genoemde 5 oxydatie van het geleiderspoor tijdens depositie van de isolerende laag siliciumoxyde tegengegaan.
De oxydatieremmende toplaag kan vervaardigd worden van siliciumnitride of siliciumoxyde. Om de hiervoor reeds genoemde redenen dienen deze lagen echter bij lage temperatuur te worden gedeponeerd.
10 Zoals bijvoorbeeld met behulp van een plasmadepositieproces. Dergelijke lagen vertonen echter een slechte stapbedekking.
Een voorkeursuitvoering van de werkwijze volgens de uitvinding heeft als kenmerk, dat het geleiderspoor wordt voorzien van een toplaag van amorf silicium als oxydatieremmende toplaag. Een 15 dergelijke laag amorf silicium kan gemakkelijk, bij relatief lage temperatuur enmet een goede stapbedekking worden gedeponeerd met behulp van een sputterdepositieproces of met behulp van een depositieproees waarbij het amorfe silicium wordt neergeslagen vanuit een damp die monosilaan bevat. In het laatste geval fungeert het 20 metaaloppervlak als katalysator voor de ontladingsreaktie van monosilaan, die daardoor bij een temperatuur van minder dan 450° C verlopen kan. Deze processen worden in de praktijk uitgevoerd onder zulke omstandigheden, dat de hiervoor genoemde metalen daarbij niet oxyderen. Het blijkt verder, dat de toplaag van amorf silicium tijdens 25 de depositie van het siliciumoxyde over het geleiderspoor zelf praktisch niet oxydeert. Ook blijkt dat deze toplaag zo dicht is, dat een oxydatie van het onderliggende metaal in de praktijk niet valt waar te nemen.
Bij voorkeur wordt het geleiderspoor, volgens de uitvinding, voorzien van een toplaag van amorf silicium met een dikte 30 van tenminste 3 nm. Het blijkt dat een laag amorf silicium met genoemde minimale dikte de eronder liggende metaallaag afdoende tegen oxydatie beschermt.
Een werkwijze waarbij, volgens de uitvinding, het geleiderspoor op zeer praktische wijze wordt voorzien van zijn toplaag, 35 heeft als kenmerk, dat het geleiderspoor wordt voorzien van de toplaag, door op de, op het oppervlak aangebrachte metaallaag een laag van het oxydatieremmende materiaal aan te brengen en door daarna beide op elkaar 8800220 f PHN 12.410 4 liggende lagen in eenzelfde, met het geleiderspoor overeenkomend patroon te etsen. Zowel de laag metaal als de laag oxydatieremmend materiaal kunnen met behulp van een sputterdepositieproces worden gedeponeerd. Beide lagen kunnen eventueel in eenzelfde machine tijdens een enkele 5 processtap worden gedeponeerd.
Verder wordt bij voorkeur eerst de laag van het oxydatieremmende materiaal in patroon geëtst, waarna de eronder liggende metaallaag in hetzelfde patroon wordt geëtst onder maskering van het patroon in de laag oxydatieremmend materiaal. De toplaag vormt 10 dan een zeer dun masker met een dikte van bijvooarbeeld 5 nm, waardoor de onderliggende metaallaag door de openingen in dit masker goed bevochtigd kan worden door een vloeibaar etsmiddel. Hierdoor kunnen bijvoorbeeld relatief smalle geleidersporen worden gerealiseerd die op minder dan een pm van elkaar zijn gelegen. De laag metaal kan 15 bijvoorbeeld zeer selectief ten opzichte van een toplaag van amorf silicium worden geëtst in een oplossing van waterstofperoxyde.
Bij voorkeur wordt verder het geleiderspoor gevormd in een laag wolfraam waaraan titaan en stikstof worden toegevoegd. Door toevoeging van stikstof aan het mengsel van wolfraam en titaan 20 wordt laterale oxydatie van de metaallaag tijdens de depositie van de laag siliciumoxyde sterk tegengegaan. Zonder deze toevoeging zou het geleiderspoor aan zijn niet door de toplaag bedekte zijden veel sterker worden geoxydeerd dan met deze toevoeging. Het geleiderspoor zou dan ook een rafelige rand vertonen, hetgeen door de toevoeging van stikstof 25 eveneens vermeden is.
De uitvinding wordt in het navolgende, bij wijze van voorbeeld nader toegelicht aan de hand van een tekening. Hierin tonen:
Fig. 1 tot en met 8 schematisch en in dwarsdoorsnede enkele achtereenvolgende stadia van vervaardiging van een 30 halfgeleiderinrichting die wordt gemaakt met behulp van de werkwijze volgens de uitvinding.
De figuren 1 tot en met 8 tonen schematisch enkele achtereenvolgende stadia van vervaardiging van een halfgeleiderinrichting die wordt gemaakt met behulp van de werkwijze 35 volgens de uitvinding. Hierbij wordt uitgegaan van een halfgeleiderlichaam 1 met een oppervlak 2 waaraan een p-type-geleidend silicium halfgeleidergebied 3 en aan dat gebied omgevend veldoyxdegebied .8800220
V
f ΡΗΝ 12.410 5 4 grenzen. Het veldoxydegebied 4 kan op gebruikelijke wijze door locale oxydatie van silicum verkregen worden. Ook kan het worden gevormd door een in het lichaam geëtste groef te vullen met siliciumoxyde. Het oppervlak 2 kan zoals in dit voorbeeld boven het halfgeleidergebied 3 en 5 boven het veldoxydegebied 4 op eenzelfde niveau liggen, het kan echter boven het veldoxydegebied 4 ook hoger liggen dan boven het halfgleidergebied 3. In het eerste, getekende geval spreekt men wel van verzonken veldoxyde.
In de tekening is een enkel halfgeleidergebied 3 dat is 10 omgeven door een veldoxydegebied 4 getekend, in de praktijk echter kan een halfgeleiderlichaam zeer veel van dergelijke gebieden bevatten. Elk van deze gebieden kan dan bijvoorbeeld een schakelelement zoals een veldeffekttransistor bevatten. In het hier te geven voorbeeld wordt in het halfgeleidergebied 3 een veldeffekttransistor aangebracht.
15 Op het oppervlak 2 wordt, op gebruikelijke wijze, een door een laag poortoxyde 5, van het halfgeleidergebied 3 geïsoleerde poortelektrode 6 van polykristallijn silicium aangebracht. In de tekening is eveneens een geleiderspoor 7 van polykristallijn silicium weergegeven dat op het veldoxydegebied 4 ligt. Dit geleiderspoor 7 vormt 20 bijvoorbeeld de poortelektrode van een veldeffekttransistor die wordt aangebracht in een naburig halfgeleidergebied. Na het aanbrengen van de poortelektrode 6 en het geleiderspoor 7 worden door een gebruikelijke implantatie met BF2+-ionen met een energie van circa 55 keV en een dosis van circa 2,101^ ionen per cm^ halfgeleiderzones 8 en 9 25 gevormd. Hierbij dienen de poortelektrode 6 en het veldoxydegebied 4 als implantatiemasker. De halfgeleiderzones 8 en 9 kunnen nu worden gebruikt als aan- en afvoerzone van de veldeffekttransistor. Na de vorming van de halfgeleiderzones 8 en 9 worden de poortelektrode 6 en het geleiderspoor 7 van een randisolatie 10 voorzien door op het gehele lichaam 1 een laag 30 siliciumoxyde te deponeren en door deze laag vervolgens zo lang aan een anisotrope etsbehandeling te onderwerpen dat van deze laag nog slechts de randisolatie 10 resteert.
Om de halfgeleiderzones 8 en 9 met een lage elektrische weerstand te kunnen kontakteren worden deze zones 8 en 9 bij voorkeur 35 voorzien van een toplaag 12 van een metaalsilicide. Dit wordt gedaan door het gehele lichaam 1 te bedekken met een laag metaal 11 dat met silicium een silicide kan vormen, in dit voorbeeld met een circa 40 nm .8800220 •i ΐ PHN 12.410 6 dikke laag titaan, waarna het substraat 1 in een stikstofatmosfeer gedurende 10 sec. wordt verhit op 650°C. Daar waar de metaallaag 11 met silicium in aanraking is, wordt titaansilicide gevormd, daar waar de metaallaag 11 op siliciumoxyde ligt, wordt genitrideerd titaan 5 gevormd. In een oplossing van ammonia, waterstofperoxide in water wordt vervolgens het gevormde genitrïdeerde titaan verwijderd. Daarna wordt het substraat 1 in een stikstofatmosfeer nog 10 sec. verhit op 850°C. Daarna zijn de halfgeleiderzones 8 en 9, de poortelektrode 6 en de geleider van polykristallijn silicium 7 voorzien van een stabiele 10 toplaag 12 van titaansilicide met een weerstand van 2,5 - 3,5 ohm per vierkant. De randisolatie 10 van de poortelektrode 6 en van de geleider 7 en het veldoxydegebied 4 zijn vrij van titaansilicide.
Na de vorming van de toplaag 12 van titaansilicide wordt op het oppervlak 2 van het halfgeleiderlichaam, waaraan de in het 15 halfgeleidergebied 3 gevormde halfgeleiderzones 8 en 9 en het veldoxydegebied 4 grenzen en waarop in het voorbeeld al de poortelektrode 6 en de geleider van polykristallijn silicium 7 zijn aangebracht een metaal geleiderspoor 17, 18 aangebracht. Over het geleiderspoor 17,18 wordt een isolerende laag siliciumoxyde 19 op het 20 oppervlak 2 gedeponeerd. In de figuren 7 en 8 zijn twee metalen geleidersporen 17 en 18 aangegeven. Het geleiderspoor 17 strekt zich zowel boven de halfgeleiderzone 8, boven het veldoxydegebied 4 als boven de polykristallijne geleider 7 uit en verbindt de halfgeleiderzone 8 met de geleider 7. Het geleiderspoor 18 strekt zich uit boven de 25 halfgeleiderzone 8 en het veldoxydegebied 4 en is via een venster 20 in de laag siliciumoxyde 19 en een in het venster 20 aangebrachte metaalprop 21 verbonden met een op de laag siliciumoxyde 19 aangebrachte verdere geleider 22.
Het metalen geleiderspoor 17,18 wordt op het oppervlak 2 30 gevormd door op het oppervlak 2 een metaallaag 13 te deponeren en door deze daarna in een met het geleiderspoor 17, 18 overeenkomend patroon te etsen. Volgens de uitvinding wordt, voordat de laag siliciumoxyde 19 over het geleiderspoor 17, 18 wordt aangebracht, dit spoor 17, 18 voorzien van een toplaag 16 van een oxydatieremmend materiaal.
35 Voor het aanbrengen van de isolerende laag siliciumoxyde 19 moet een proces worden gebruikt waarmee een laag kan worden gedeponeerd die een zeer goede stapbedekking vertoont. Tijdens een <8800220 > PHN 12.410 7 dergelijk proces wordt het halfgeleidersubstraat 1 verhit tot een temperatuur die boven 650° ligt terwijl over het halfgeleiderlichaam een siliciumhoudend gasmengsel, zoals bijvoorbeeld tetraethoxysilaan, 31(002^)^, of een mengsel van dichloorsilaan, 5 SiH2Cl2, en zuurstof, wordt geleid. Een geleiderspoor 17, 18 van titaan, vanadium, chroom, zirconium, niobium, molybdeen, hafnium, tantaal of wolfraam of een legering daarvan oxydeert onder deze omstandigheden gemakkelijk. Zelfs in het eerste voorbeeld bevat het gasmengsel daartoe voldoende zuurstof. Een geleiderspoor van een 10 dergelijk metaal, dat, omdat het bestand is tegen hoge temperatuur, verder zeer geschikt is om onder een laag siliciumoxyde te worden aangebracht, zal dan een relatief hoge weerstand of mogelijk zelfs een elektrische onderbreking kunnen vertonen. Bij veel lagere temperaturen, die onder 450° liggen, oxyderen genoemde metalen, zelfs in een 15 oxyderend gasmengsel praktisch niet, maar bij zulke lage temperaturen kan geen laag siliciumoxyde met goede stapbedekking worden aangebracht.
Door de oxydatieremmende toplaag 16 wordt bereikt dat een laag siliciumoxyde over het geleiderspoor kan worden gedeponeerd met een zeer goede stapbedekking.
20 Bij voorkeur wordt het geleiderspoor 17, 18 volgens de uitvinding, voorzien van een toplaag 16 van amorf silicium als oxydatieremmende toplaag. Een dergelijke toplaag kan gemakkelijk worden gedeponeerd bij een temperatuur beneden 450° C met behulp van een gebruikelijk sputterdepositieproces of met behulp van een 25 depositieproces waarbij het amorfe silicium wordt neergeslagen vanuit een damp die monosilaan, SiH4, bevat. In het tweede geval fungeert het metaaloppervlak als katalysator voor de ontledingsreaktie van monosilaan, die daardoor bij een temperatuur van minder dan 450° C verlopen kan. Tijdens deze processen oxyderen de hiervoor genoemde 30 metalen niet. Het blijkt, dat de toplaag van amorf silicium tijdens de depositie van het siliciumoxyde, met behulp van een van de hiervoor genoemde processen die een goede stapbedekking vertonen, zelf praktisch niet oxydeert. Ook blijkt dat een dergelijke toplaag zo dicht is, dat een oxydatie van het eronder liggend metaal in de praktijk niet valt 35 waar te nemen.
Bij voorkeur heeft de oxydatieremmende toplaag van amorf silicium een dikte van tenminste 3 nm. Een laag met zo'n dikte beschermt .880 0220 PHN 12,410 8 het onderliggende metaal afdoende tegen oxydatie.
Het metalen geleiderspoor 17, 18 wordt voorzien van de oxydatieremmende toplaag 16, door op het oppervlak 2 van het lichaam 1 een metaallaag 13 van titaan, vanadium, chroom, zirconium, miobium, 5 molybdeen, hafnium, tantaal of wolfraam of een mengsel daarvan te deponderen bijvoorbeeld met een gebruikelijk sputterdepositieproces, waarna de metaallaag wordt bedekt met een laag 14 van het oxydatieremmende materiaal. Daarna worden beide lagen onder maskering van een op gebruikelijke wijze aangebracht fotolakmasker 15 in een met 10 het geleiderspoor 17 overeenkomend patroon geëtst. Bij voorkeur wordt daarbij eerst de laag van het oxydatieremmende materiaal 14 in dat patroon geëtst. Het dan resterende deel 16 van de laag oxydatieremmend materiaal wordt dan, na verwijdering van het fotolakmasker 15, gebruikt als maskering tijdens het etsen van de eronder liggende metaallaag 13 in 15 hetzelfde patroon. Aldus is het geleiderspoor 17 met oxydatieremmende toplaag 16 gevormd. De oxydatieremmende laag 14, die in dit voorbeeld een laag amorf silicium is, kan zeer selektief ten opzichte van de metaallaag 13 geëtst worden in een plasma dat is gevormd in een gasmengsel met tetrafluorkoolstof, CF4, en zuurstof. De laag metaal 20 13, die in dit voorbeeld een stikstof bevattende legering van titaan en wolfraam is, kan selektief ten opzichte van amorf silicium en de onder de metaallaag 13 liggende materialen metaalsilicide en siliciumoxyde geëtst worden in een oplossing van waterstofperoxyde. Omdat de laag 14 een zeer dun masker vormt, met een dikte die ligt tussen 3 en 50 nm, 25 wordt de metaallaag 13 op de onbedekte delen zeer goed bevochtigd.
Daarom kunnen geleidersporen op zeer geringe onderlinge afstanden -minder dan 1 pm - worden gerealiseerd.
De metaallaag 13 van het stikstofhoudende mengsel van titaan en wolfraam, dat titan en wolfraam in een verhouding 1:4 bevaten 30 dat verder 10 a 30 at% stikstof bevat, heeft bijvoorbeeld een dikte van 100 nm, de laag amorf silicium 14 een dikte van meer dan 3 nm. Deze laag wordt bijvoorbeeld gedeponeerd door sputteren van een target dat titaan en wolfraam in de verhouding 1:4 bevat bij een temperatuur van 150° C en een druk van mTorr in een gas met Argon en Stikstof dat 35 maximaal 25 voil.% stikstof bevat. Stikstof wordt dan voor maximaal 30 at\ in de laag ingebouwd. Door de toevoeging van stikstof in de laag 13 wordt tijdens de volgende deposities van een laag siliciumoxyde 19 over .8800220 PHN 12.410 9 het gehele substraat laterale oxydatie van de metaallaag sterk tegengegaan. Was de laterale oxydatie van de laag van het mengsel van titaan en wolfraam zonder stikstof 300 nm, dan was de laterale oxydatie van een even dikke laag van zo'n legering met stikstof slechts 140 nm.
5 De laag siliciumoxyde 19 wordt op het substraat 1 aangebracht, door dit te verhitten tot een temperatuur van circa 700°C in een gasatmosfeer van tetraethoxysilaan. Vervolgens wordt deze laag op een gebruikelijke wijze geplanariseerd. Tenslotte wordt de laag siliciumoxyde 19 voorzien van een kontaktvenster 20. Dit venster 20 ligt 10 geheel boven het geleiderspoor 18, met als bijkomend voordeel dat tijdens het etsen ervan het onderliggende veldoxyde 4 niet kan worden beschadigd omdat het geleiderspoor 18 dan als etsstop dienen kan.
Het kontaktvenster 20 wordt vervolgens op gebruikelijke wijze gevuld met metaal 21, bijvoorbeeld wolfraam, door dit selektief op 15 het geleiderspoor 18 te deponeren of door het substraat 1 geheel te bedekken met een dikke laag metaal en het daarna tot op de siliciumoxyde laag weer weg te etsen waarbij het kontaktvenster juist gevuld blijft.
Op de laag siliciumoxyde wordt een verdere metaallaag 22 van bijvoorbeeld aluminium aangebracht, die dan via het metaal 21 in het 20 kontaktvenster 20, de metaalgeleider 18 en de metaalsilicidelaag 12 elektrisch kontakt maakt met de halfgeleiderzone 9.
De metaallaag 13 waarin het geleiderspoor 17,18 wordt gevormd, wordt bij voorkeur aangebracht nadat de metaalsilicide toplaag 12 op de halfgeleiderzones 8,9 en op de polysilicium poortelektrode 6 en 25 het polysilicum geleiderspoor 7 is gevormd. De volgorde kan ook anders zijn. Zo kan bijvoorbeeld eerst, de metaallaag 13 op de metaalsilicide vormende metaalaag 11 worden aangebracht, waarna de silicidatiebehandeling wordt uitgevoerd. Deze behandeling dient dan zo te zijn, dat dè onderste metaallaag 11 een metaalsilicide vormt met 30 onderliggend silicium terwijl de bovenste metaallaag 13 daarbij niet verandert. Vervolgens kan dan het geleiderspoor gevormd worden in de bovenste metaallaag 13, waarna dan onbedekte delen van de onderliggende metaallaag 11 die niet in een metaalsilicide zijn omgezet verwijderd worden. Deze werkwijze heeft echter in tegenstelling tot de hiervoor 35 beschreven werkwijze als nadeel dat tijdens de silicidatiebehandeling silicium vanuit de halfgeleiderzones 8,9 door het reeds gevormde silicide diffundeert en met nog niet gereageerd metaal een silicide .8800220 ? PHN 12.410 10 vormt. Op deze wijze kan ook een metalsilicide gevormd worden boven siliciumoxyde, zoals bijvoorbeeld op de zij-isolaties 10 van de poortelektrode 6. Hierdoor kunnen ongewenste elektrische kortsluitingen gevormd worden. Een dergelijke overgroei van metaalsilicide is 5 voorkomen bij de werkwijze volgens de uitvinding. Daarbij wordt zoals beschreven metaalsilicide in zeer korte tijd in een stikstofatmosfeer gevormd. Op plaatsen waar geen silicium onder de metaallaag 11 aanwezig is, wordt deze omgezet in genitrideerd metaal. Dit vormt een zeer goede diffusiebarrière voor silicium, zodat de hiervoor beschreven overgroei 10 van metaalsilicide sterkt onderdrukt is. Het metaalsilicide wordt bij voorkeur gevormd met behulp van een warmtebehandeling op een temperatuur die ligt tussen 600 en 700°C gedurende een tijd tussen 5 en 20 sec. in een stikstofhoudende atmosfeer.
Het zal duidelijk zijn dat de werkwijze volgens de 15 uitvinding niet beperkt is tot het hier beschreven uitvoeringsvoorbeeld, maar dat binnen het kader van de uitvinding nog vele variaties mogelijk zijn. Zo is de vorming van een veldeffekttransistor in het halfgeleidergebied 3 beschreven, maar hier kan natuurlijk ook een ander schakelelement worden aangebracht zoals bijvoorbeeld een bipolaire 20 transistor.
. 880 0220
Claims (9)
1. Werkwijze voor het vervaardigen van een halfgeleiderinrichting omvattende een halfgeleiderlichaam met een oppervlak waaraan een halfgeleidergebied en een dat gebied omgevend veldoxydegebied grenzen, op welk oppervlak een metaallaag wordt 5 aangebracht waarin een geleiderspoor wordt gevormd, waarna over het geleiderspoor een isolerende laag siliciumoxyde op het oppervlak wordt gedeponeerd, met het kenmerk, dat voordat de laag siliciumoxyde wordt aangebracht over het geleiderspoor, dit spoor wordt voorzien van een toplaag van een oxydatieremmend materiaal.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat het geleiderspoor wordt voorzien van een toplaag van amorf silicium als oxydatieremmende toplaag.
3. Werkwijze volgens conclusie 2, met het kenmerk, dat het geleiderspoor wordt voorzien van een toplaag van amorf silicium met een 15 dikte van ten minste 3 nm.
4. Werkwijze volgens een der voorgaande conclusies, met het kenmerk, dat het geleiderspoor wordt voorzien van de toplaag, door op de, op het oppervlak aangebracht metaallaag een laag van het oxydatieremmende materiaal aan te brengen en door daarna beide op 20 elkaar liggende lagen in eenzelfde, met het geleiderspoor overeenkomend patroon te etsen.
5. Werkwijze volgens conclusie 4, met het kenmerk, dat eerst de laag van het oxydatieremmende materiaal in genoemd patroon wordt geëtst, waarna de eronder liggende metaallaag in hetzelfde patroon 25 wordt geëtst onder maskering van het patroon in de laag oxydatieremmend materiaal.
6. Werkwijze volgens conclusie 5, met het kenmerk, dat het geleiderspoor wordt gevormd in een laag van een mengsel van wolfraam en titaan waaraan stikstof wordt toegevoegd.
7. Werkwijze volgens conclusie 6, met het kenmerk, dat aan het mengsel dat wolfraam en titaan in een verhouding van 1:4 bevat, 10 a30 at% stikstof wordt toegevoegd.
8. Werkwijze volgens een der voorgaande conclusies, met het kenmerk, dat voordat de metaallaag, waarin het geleiderspoor wordt 35 gevormd, wordt aangebracht het halfgeleidergebied althans plaatselijk wordt voorzien van een toplaag van een metaalsilicide.
9. Werkwijze volgens conclusie 8, met het kenmerk, dat de -8800220 f % PHN 12.410 12 toplaag metaalsilicide wordt gevormd met behulp van een warmtebehandeling op een temperatuur die ligt tussen 600 en 700°C gedurende een tijd tussen 5 en 20 sec. in een stikstofhoudende atmosfeer. , 880 0220
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8800220A NL8800220A (nl) | 1988-01-29 | 1988-01-29 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht. |
| EP89200134A EP0326218A1 (en) | 1988-01-29 | 1989-01-24 | Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body |
| CN89100454A CN1016297B (zh) | 1988-01-29 | 1989-01-26 | 半导体表面具有导线迹的半导体器件制造方法 |
| KR1019890000785A KR0158441B1 (ko) | 1988-01-29 | 1989-01-26 | 반도체 소자 제조 방법 |
| JP1017836A JP2664757B2 (ja) | 1988-01-29 | 1989-01-30 | 半導体装置の製造方法 |
| US08/073,244 US5366928A (en) | 1988-01-29 | 1993-06-04 | Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8800220 | 1988-01-29 | ||
| NL8800220A NL8800220A (nl) | 1988-01-29 | 1988-01-29 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8800220A true NL8800220A (nl) | 1989-08-16 |
Family
ID=19851678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8800220A NL8800220A (nl) | 1988-01-29 | 1988-01-29 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5366928A (nl) |
| EP (1) | EP0326218A1 (nl) |
| JP (1) | JP2664757B2 (nl) |
| KR (1) | KR0158441B1 (nl) |
| CN (1) | CN1016297B (nl) |
| NL (1) | NL8800220A (nl) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418179A (en) * | 1988-05-31 | 1995-05-23 | Yamaha Corporation | Process of fabricating complementary inverter circuit having multi-level interconnection |
| JPH0758701B2 (ja) * | 1989-06-08 | 1995-06-21 | 株式会社東芝 | 半導体装置の製造方法 |
| US5500557A (en) * | 1992-04-30 | 1996-03-19 | Sgs-Thomson Microelectronics, Inc. | Structure and method for fabricating integrated circuits |
| US5444302A (en) * | 1992-12-25 | 1995-08-22 | Hitachi, Ltd. | Semiconductor device including multi-layer conductive thin film of polycrystalline material |
| US5589417A (en) * | 1993-01-12 | 1996-12-31 | Texas Instruments, Incorporated | TiSi2 /TiN clad interconnect technology |
| US5635426A (en) * | 1993-08-26 | 1997-06-03 | Fujitsu Limited | Method of making a semiconductor device having a silicide local interconnect |
| WO1995023429A1 (en) * | 1994-02-28 | 1995-08-31 | National Semiconductor Corporation | Providing a low resistance to integrated circuit devices |
| US5496750A (en) * | 1994-09-19 | 1996-03-05 | Texas Instruments Incorporated | Elevated source/drain junction metal oxide semiconductor field-effect transistor using blanket silicon deposition |
| JP2692617B2 (ja) * | 1994-12-06 | 1997-12-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5607879A (en) * | 1995-06-28 | 1997-03-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for forming buried plug contacts on semiconductor integrated circuits |
| JP2001036080A (ja) * | 1999-07-26 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3859127A (en) * | 1972-01-24 | 1975-01-07 | Motorola Inc | Method and material for passivating the junctions of mesa type semiconductor devices |
| US3806361A (en) * | 1972-01-24 | 1974-04-23 | Motorola Inc | Method of making electrical contacts for and passivating a semiconductor device |
| US4106051A (en) * | 1972-11-08 | 1978-08-08 | Ferranti Limited | Semiconductor devices |
| JPS5232270A (en) * | 1975-09-05 | 1977-03-11 | Hitachi Ltd | Passivation film formaion by sputtering |
| FR2335951A1 (fr) * | 1975-12-19 | 1977-07-15 | Radiotechnique Compelec | Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation |
| JPS5410668A (en) * | 1977-06-25 | 1979-01-26 | Fujitsu Ltd | Production of semiconductor device |
| JPS5650533A (en) * | 1979-10-01 | 1981-05-07 | Hitachi Ltd | Semiconductor device |
| US4267012A (en) * | 1979-04-30 | 1981-05-12 | Fairchild Camera & Instrument Corp. | Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer |
| US4622735A (en) * | 1980-12-12 | 1986-11-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device utilizing self-aligned silicide regions |
| JPS5846644A (ja) * | 1981-09-14 | 1983-03-18 | Oki Electric Ind Co Ltd | 半導体素子 |
| JPS5877098A (ja) * | 1981-10-28 | 1983-05-10 | Toshiba Corp | プログラマブル・リ−ド・オンリ・メモリ素子 |
| JPS58119669A (ja) * | 1982-01-08 | 1983-07-16 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| US4491860A (en) * | 1982-04-23 | 1985-01-01 | Signetics Corporation | TiW2 N Fusible links in semiconductor integrated circuits |
| US4558507A (en) * | 1982-11-12 | 1985-12-17 | Nec Corporation | Method of manufacturing semiconductor device |
| JPS59111152A (ja) * | 1982-12-16 | 1984-06-27 | Sharp Corp | 電子写真用感光体 |
| US4570328A (en) * | 1983-03-07 | 1986-02-18 | Motorola, Inc. | Method of producing titanium nitride MOS device gate electrode |
| JPS59198734A (ja) * | 1983-04-25 | 1984-11-10 | Mitsubishi Electric Corp | 多層配線構造 |
| US4567058A (en) * | 1984-07-27 | 1986-01-28 | Fairchild Camera & Instrument Corporation | Method for controlling lateral diffusion of silicon in a self-aligned TiSi2 process |
| JPH0682839B2 (ja) * | 1984-08-21 | 1994-10-19 | セイコー電子工業株式会社 | 表示用パネルの製造方法 |
| JPH063813B2 (ja) * | 1984-10-08 | 1994-01-12 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| US4761386A (en) * | 1984-10-22 | 1988-08-02 | National Semiconductor Corporation | Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads |
| EP0490877A3 (en) * | 1985-01-22 | 1992-08-26 | Fairchild Semiconductor Corporation | Interconnection for an integrated circuit |
| US4965218A (en) * | 1985-10-21 | 1990-10-23 | Itt Corporation | Self-aligned gate realignment employing planarizing overetch |
-
1988
- 1988-01-29 NL NL8800220A patent/NL8800220A/nl not_active Application Discontinuation
-
1989
- 1989-01-24 EP EP89200134A patent/EP0326218A1/en not_active Ceased
- 1989-01-26 KR KR1019890000785A patent/KR0158441B1/ko not_active IP Right Cessation
- 1989-01-26 CN CN89100454A patent/CN1016297B/zh not_active Expired
- 1989-01-30 JP JP1017836A patent/JP2664757B2/ja not_active Expired - Fee Related
-
1993
- 1993-06-04 US US08/073,244 patent/US5366928A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0158441B1 (ko) | 1999-02-01 |
| JPH02205343A (ja) | 1990-08-15 |
| CN1016297B (zh) | 1992-04-15 |
| CN1034826A (zh) | 1989-08-16 |
| US5366928A (en) | 1994-11-22 |
| KR890012361A (ko) | 1989-08-26 |
| JP2664757B2 (ja) | 1997-10-22 |
| EP0326218A1 (en) | 1989-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0140379B1 (ko) | 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법 | |
| US4276557A (en) | Integrated semiconductor circuit structure and method for making it | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US7042033B2 (en) | ULSI MOS with high dielectric constant gate insulator | |
| US6483154B1 (en) | Nitrogen oxide plasma treatment for reduced nickel silicide bridging | |
| US4332839A (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| US5170242A (en) | Reaction barrier for a multilayer structure in an integrated circuit | |
| JPH08502857A (ja) | アンチヒューズ構造およびその形成方法 | |
| US5639678A (en) | Method of making semiconductor device with metal silicide nitride layer and metal silicide | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| NL8800220A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht. | |
| JPH04233230A (ja) | 半導体基板上の隔置されたシリコン領域の相互接続方法 | |
| KR20010089242A (ko) | 반도체 장치 및 그 제조 방법 | |
| US5950108A (en) | Method of fabricating a conductive plug | |
| NL8903158A (nl) | Werkwijze voor het contacteren van silicidesporen. | |
| JP2004000006U (ja) | 半導体装置 | |
| USRE32207E (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| KR100524965B1 (ko) | 금속 플러그의 산화를 방지할 수 있는 캐패시터 및 그제조방법 | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| US5750438A (en) | Method for fabricating a local interconnection structure | |
| JPH08255770A (ja) | 半導体装置の製造方法 | |
| US20030006504A1 (en) | Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same | |
| US10957644B2 (en) | Integrated structures with conductive regions having at least one element from group 2 of the periodic table | |
| KR100308369B1 (ko) | 집적회로용 캐패시터구조 및 그 제조 방법 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |