KR970700337A - 데이터 메모리 및 프로세서 버스(data memory and processor bus) - Google Patents

데이터 메모리 및 프로세서 버스(data memory and processor bus) Download PDF

Info

Publication number
KR970700337A
KR970700337A KR1019960703681A KR19960703681A KR970700337A KR 970700337 A KR970700337 A KR 970700337A KR 1019960703681 A KR1019960703681 A KR 1019960703681A KR 19960703681 A KR19960703681 A KR 19960703681A KR 970700337 A KR970700337 A KR 970700337A
Authority
KR
South Korea
Prior art keywords
data
read
write
address
word
Prior art date
Application number
KR1019960703681A
Other languages
English (en)
Other versions
KR100342597B1 (ko
Inventor
스테판 바이램 후버
윌리엄 헨리 올드필드
Original Assignee
맥케이 데이비드 니겔
어드밴스트 리스크 머신즈 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥케이 데이비드 니겔, 어드밴스트 리스크 머신즈 리미티드 filed Critical 맥케이 데이비드 니겔
Publication of KR970700337A publication Critical patent/KR970700337A/ko
Application granted granted Critical
Publication of KR100342597B1 publication Critical patent/KR100342597B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

데이터처리시스템은 캐쉬메모리(40)의 형태에 있어서, 단향향성의 판독버스(42)와 단방향성의 기록 및 어드레스버스(44)를 통해서 데이터메모리(즉, cache, RAM 또는 disc)에 연결된 CPU(36)를 갖는다. 판독버스와 기록 및 어드레스버스는 한쪽 방향으로만 구동되기 때문에, 버스를 따라 이동하는 신호의 방향을 역으로 하는데 잃는 시간을 피할수 있다. 판독-데이터워드(RD) 및 명령-데이터워드(I)는 판독버스를 통해서 캐쉬메모리로 부터 코어(38)에 전송된다. 명령-어드레스(PC), 판독-어드레스(RA) 기록어드레스(WA)및 기록-데이터 워드(WD)는 코어에서 캐쉬메모리로 패스하도록 기록 및 어드레스버스(44)상에 시분할 멀티플레스된다. 상기 시스템은 기록-데이터 워드에 의해 이 버스상의 밴드록을 해제함으로써 기록 및 어드레스버스상에 전송되어야 할 다수의 어드레스를 감소시켜 베스트모드의 전송을 지지한다.

Description

데이터 메모리 및 프로세서 버스(DATA MEMORY AND PROCESSOR BUS)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도-제4도는 일반적으로 알려진 프로세서및 데이터 메모리 시스템을 나타낸 도면, 제5도는 본 발명의 일 실시예에 있어서의 단방향의 버스를 가진 프로세서와 데이터 메모리 시스템의 배열을 나타낸 도면, 제6도-제8도는 다른 모드에 있어서의 제5도의 실시예에 동작을 나타낸 도면.

Claims (10)

  1. 데이터메모리와; 상기 데이터에서의 명령어드레스로부터 판독된 명령데이터워드에 의해서, 상기 데이터 메모리에서의 판독어드레스로부터 판독-데이터워드를 판독하고, 상기 데이터 메모리에서의 기록어드레스에 기록-데이터워드를 기록하는 프로세서와; 상기 데이터메모리로부터 상기 프로세서로 명령데이터워드 및 판독-데이터 워드를 전송하기 위한 상기 데이터메모리와 상기 프로세서와의 사이의 단향성의 판독버스와; 상기 프로세서로부터 상기 데이터메모리로 기록-데이터워드, 명령어드레스워드, 판독어드레스워드 및 기록어드레스워드를 전송하기 위한 상기 프로세서와 상기 데이터메모리와의 사이의 단향성의 기록 및 어드레스버스를 구비한 데이터처리 장치.
  2. 제1항에 있어서, 상기 데이터 메모리는 캐쉬데이터메모리인 장치.
  3. 제1항 및 제2항의 어느 한 항에 있어서, 상기 데이터메모리는 상기 판독-데이터베이스상에 전송되는 신호값을 구동하기 위한 판독버스드라이버회로를 구비한 장치.
  4. 제1, 2 및 3항중 어느 한항에 있어서, 상기 프로세서는 상기 기록 및 어드레스데이터버스상에 전송되는 신호값을 구동하기 위한 어드레스버스드라이버회로를 구비한 장치.
  5. 선행의 청구항중 어느 한항에 있어서, 상기 프로세서는 상기 명령-데이터워드를 수신하기 위한 명령 프리페치 장치와 상기 판독 데이터 워드를 수신하기 위한 판독-데이터 워드 수신회로를 구비하고, 상기 명령프리페치 장치 및 상기 판독-데이터 워드 수신회로는 상기 판독 데이터 버스에 병렬로 접속되어 있는 장치.
  6. 선행의 청구항중 어느 한 항에 있어서, 상기 데이터 메모리는 상기 명령 어드레스워드, 상기 판독 어드레스 워드 및 상기 기록 어드레스 워드를 수신하고 디코드하기 위한 어드레스 수신기 및 디코더와, 상기 기록 데이터 워드를 기록하기 위한 기록 회로를 구비하고, 어드레스 플래그 신호선은 상기 어드레스 수신기 및 디코더를 활성화하기 위한 상기 프로세서와 상기 어드레스수신기 및 디코더와의 사이에서 있는 장치.
  7. 선행의 청구항중 어느 한항에 있어서, 상기 프로세서는 상기 기록 및 어드레스버스와 접속을 위한 명령어드레스워드 또는 판독어드레스워드와 기록어드레스 워드 또는 기록-데이터워드를 선택하기 위한 프로세서 멀티플렉서를 구비한 장치.
  8. 선행의 청구항중 어느 한 항에 있어서, 상기 데이터메모리는 상기 데이터메모리에 전송된 어드레스워드가 상기 데이터메모리내의 연속적인 어드레스에 대한 엑세스동작순서에 대해 스타트어드레스를 지정하는 버스트액세스모드에서 동작할 수 있는 장치.
  9. 선행의 청구항중 어느 한 항에 있어서, 판독플래그신호를 전송하기 위한 상기 프로세서와 상기 데이터메모리 사이에 있는 판독 플래그 신호선, 기록 플래그 신호를 전송하기 위한 상기 프로세서와 상기 데이터 메모리사이에 있는 기록 플래그 신호선 및 명령 플래그 신호를 전송하기 위한 상기 프로세서와 상기 데이터 메모리사이에 있는 명령 플래그 신호선을 구비하고, 상기 판독플래그신호, 상기 기록플래그신호 및 상기 명령신호는 상기 데이터메모리에서 액세스모드를 선택하고, 상기 판독플래그는 상기 명령플래그신호를 우선하게 되기 때문에, 상기 판독버스상의 판독-데이터워드의 전송은 명령데이터 워드의 전송보다 높은 우선순위를 갖는 장치.
  10. 명령-데이터 워드, 판독-데이터 워드및 기록-데이터 워드를 데이터 메모리에 기억하는 스텝과, 상기 데이터 메모리로 부터 상기 데이터메모리와 상기 프로세서와의 사이의 단방향성의 판독버스를 통해서 프로세서에 명령데이터워드 및 기록-데이터워드를 전송하는 스텝과, 상기 프로세서로 부터 상기 프로세서와 상기 데이터메모리와의 사이의 단방향성 기록 및 어드레스버스를 통해서 상기 데이터 메모리에 기록-데이터 워드, 명령-어드레스 워드, 판독-어드레스 워드 및 기록-어드레스 워드를 전송하는 스텝을 구비한 데이터처리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960703681A 1994-01-11 1994-10-14 데이터메모리및프로세서버스 KR100342597B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9400381A GB2285524B (en) 1994-01-11 1994-01-11 Data memory and processor bus
GB9400381.1 1994-01-11
PCT/GB1994/002254 WO1995019004A1 (en) 1994-01-11 1994-10-14 Data memory and processor bus

Publications (2)

Publication Number Publication Date
KR970700337A true KR970700337A (ko) 1997-01-08
KR100342597B1 KR100342597B1 (ko) 2002-11-23

Family

ID=10748605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960703681A KR100342597B1 (ko) 1994-01-11 1994-10-14 데이터메모리및프로세서버스

Country Status (12)

Country Link
US (1) US5732278A (ko)
EP (1) EP0739515B1 (ko)
JP (1) JP3623232B2 (ko)
KR (1) KR100342597B1 (ko)
CN (1) CN1105975C (ko)
DE (1) DE69407434T2 (ko)
GB (1) GB2285524B (ko)
IL (1) IL111952A (ko)
MY (1) MY115432A (ko)
RU (1) RU2137186C1 (ko)
TW (1) TW242185B (ko)
WO (1) WO1995019004A1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990049284A (ko) * 1997-12-12 1999-07-05 구본준 데이터 프로그램 장치
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
GB2341766A (en) * 1998-09-18 2000-03-22 Pixelfusion Ltd Bus architecture
GB2341767B (en) * 1998-09-18 2003-10-22 Pixelfusion Ltd Bus arbitration
JP2000223657A (ja) * 1999-02-03 2000-08-11 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
KR100438736B1 (ko) * 2002-10-04 2004-07-05 삼성전자주식회사 어드레스 라인을 이용해 데이터 쓰기를 수행하는 메모리제어 장치
JP4233373B2 (ja) * 2003-04-14 2009-03-04 株式会社ルネサステクノロジ データ転送制御装置
US20040221021A1 (en) * 2003-04-30 2004-11-04 Domer Jason A. High performance managed runtime environment application manager equipped to manage natively targeted applications
US20050182884A1 (en) * 2004-01-22 2005-08-18 Hofmann Richard G. Multiple address two channel bus structure
KR100546403B1 (ko) * 2004-02-19 2006-01-26 삼성전자주식회사 감소된 메모리 버스 점유 시간을 가지는 시리얼 플레쉬메모리 컨트롤러
CN1329031C (zh) * 2005-01-24 2007-08-01 杭州鑫富药业有限公司 一种调血脂药物组合物及其用途
US7328313B2 (en) * 2005-03-30 2008-02-05 Intel Corporation Methods to perform cache coherency in multiprocessor system using reserve signals and control bits
FR2884629B1 (fr) * 2005-04-15 2007-06-22 Atmel Corp Dispositif d'amelioration de la bande passante pour des circuits munis de controleurs memoires multiples
CN1855783B (zh) * 2005-04-21 2011-05-04 华为技术有限公司 大容量时分多路复用交换芯片的数据处理方法
US20070005868A1 (en) * 2005-06-30 2007-01-04 Osborne Randy B Method, apparatus and system for posted write buffer for memory with unidirectional full duplex interface
US8107492B2 (en) * 2006-02-24 2012-01-31 Qualcomm Incorporated Cooperative writes over the address channel of a bus
US8108563B2 (en) 2006-02-24 2012-01-31 Qualcomm Incorporated Auxiliary writes over address channel
JPWO2007116487A1 (ja) * 2006-03-31 2009-08-20 富士通株式会社 メモリ装置、そのエラー訂正の支援方法、その支援プログラム、メモリ・カード、回路基板及び電子機器
KR101005816B1 (ko) 2006-03-31 2011-01-05 후지쯔 가부시끼가이샤 메모리 장치, 그 제어 방법, 그 제어 프로그램을 저장한 컴퓨터로 판독 가능한 기록매체, 메모리 카드, 회로 기판 및 전자 기기
WO2007116486A1 (ja) 2006-03-31 2007-10-18 Fujitsu Limited メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器
US8766995B2 (en) 2006-04-26 2014-07-01 Qualcomm Incorporated Graphics system with configurable caches
US8884972B2 (en) 2006-05-25 2014-11-11 Qualcomm Incorporated Graphics processor with arithmetic and elementary function units
US8869147B2 (en) 2006-05-31 2014-10-21 Qualcomm Incorporated Multi-threaded processor with deferred thread output control
US8644643B2 (en) 2006-06-14 2014-02-04 Qualcomm Incorporated Convolution filtering in a graphics processor
US8766996B2 (en) 2006-06-21 2014-07-01 Qualcomm Incorporated Unified virtual addressed register file
US9762536B2 (en) * 2006-06-27 2017-09-12 Waterfall Security Solutions Ltd. One way secure link
JP5002201B2 (ja) 2006-06-30 2012-08-15 株式会社東芝 メモリシステム
IL177756A (en) * 2006-08-29 2014-11-30 Lior Frenkel Encryption-based protection against attacks
IL180020A (en) * 2006-12-12 2013-03-24 Waterfall Security Solutions Ltd Encryption -and decryption-enabled interfaces
IL180748A (en) * 2007-01-16 2013-03-24 Waterfall Security Solutions Ltd Secure archive
CN100524267C (zh) * 2007-02-15 2009-08-05 威盛电子股份有限公司 数据处理***及数据处理方法
US8223205B2 (en) 2007-10-24 2012-07-17 Waterfall Solutions Ltd. Secure implementation of network-based sensors
US9635037B2 (en) 2012-09-06 2017-04-25 Waterfall Security Solutions Ltd. Remote control of secure installations
US9419975B2 (en) 2013-04-22 2016-08-16 Waterfall Security Solutions Ltd. Bi-directional communication over a one-way link
IL235175A (en) 2014-10-19 2017-08-31 Frenkel Lior Secure desktop remote control
US9772899B2 (en) * 2015-05-04 2017-09-26 Texas Instruments Incorporated Error correction code management of write-once memory codes
IL250010B (en) 2016-02-14 2020-04-30 Waterfall Security Solutions Ltd Secure connection with protected facilities
CN112559397A (zh) * 2019-09-26 2021-03-26 阿里巴巴集团控股有限公司 一种装置和方法
CN112269747B (zh) * 2020-10-19 2022-04-15 天津光电通信技术有限公司 一种时分复用缓存实现时隙数据包重组的方法
CN114840886B (zh) * 2022-04-21 2024-03-19 深圳鲲云信息科技有限公司 一种基于数据流架构的可安全读写存储装置、方法及设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623990A (en) * 1984-10-31 1986-11-18 Advanced Micro Devices, Inc. Dual-port read/write RAM with single array
EP0257061A1 (en) * 1986-02-10 1988-03-02 EASTMAN KODAK COMPANY (a New Jersey corporation) Multi-processor apparatus
US5086407A (en) * 1989-06-05 1992-02-04 Mcgarity Ralph C Data processor integrated circuit with selectable multiplexed/non-multiplexed address and data modes of operation
AU636739B2 (en) * 1990-06-29 1993-05-06 Digital Equipment Corporation High speed bus system
US5325499A (en) * 1990-09-28 1994-06-28 Tandon Corporation Computer system including a write protection circuit for preventing illegal write operations and a write poster with improved memory

Also Published As

Publication number Publication date
IL111952A0 (en) 1995-03-15
CN1141092A (zh) 1997-01-22
JP3623232B2 (ja) 2005-02-23
IL111952A (en) 1998-08-16
JPH09507325A (ja) 1997-07-22
WO1995019004A1 (en) 1995-07-13
EP0739515B1 (en) 1997-12-17
GB2285524B (en) 1998-02-04
GB9400381D0 (en) 1994-03-09
DE69407434T2 (de) 1998-04-09
EP0739515A1 (en) 1996-10-30
DE69407434D1 (de) 1998-01-29
GB2285524A (en) 1995-07-12
KR100342597B1 (ko) 2002-11-23
US5732278A (en) 1998-03-24
CN1105975C (zh) 2003-04-16
TW242185B (en) 1995-03-01
MY115432A (en) 2003-06-30
RU2137186C1 (ru) 1999-09-10

Similar Documents

Publication Publication Date Title
KR970700337A (ko) 데이터 메모리 및 프로세서 버스(data memory and processor bus)
US5802576A (en) Speculative cache snoop during DMA line update
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR930001078A (ko) 컴퓨터 시스템
RU96118232A (ru) Запоминающее устройство данных и шина процессора
KR910015933A (ko) 원칩 마이크로프로세서 및 그 버스시스템
KR890017615A (ko) 멀티포트 캐시메모리를 가지는 멀티프로세서 시스템
KR890005739A (ko) 선택된 지연 버스트를 구비한 버스 마스터
KR900016881A (ko) 마이크로 프로세서 및 이를 사용한 도형처리장치 및 도형처리 방법
JPS6111873A (ja) １６ビツトマイクロプロセツサによる８ビツトおよび１６ビツトの各周辺装置へのアクセス方法
KR890005607A (ko) 데이타 처리 시스템
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
KR970010367B1 (ko) 멀티프로세서 시스템에서 주기억장치의 보드내 인터리빙 장치 및 방법
KR0127559Y1 (ko) 버퍼를 이용한 메모리 엑세스 장치
KR940004449A (ko) 큐(queue)를 구비한 중대형 컴퓨터의 입출력 프로세서
KR960011722A (ko) 다중프로세서 시스템에서의 캐쉬간 직접 데이타 전송 지원 제어 장치
KR930020277A (ko) 공유메모리를 이용한 데이타 전송 방법
JPH02121053A (ja) テスト・アンド・セット方式
WO2005020077A1 (en) Dual bank shared data ram for efficient pipelined video and data processing
KR920014063A (ko) 신호단말 제어명령 송수신회로
KR960015242A (ko) 메모리 보드의 입, 출력 장치
KR920006860A (ko) 멀티프로세스 시스템 아비터지연회로
JPH0546565A (ja) データ処理装置
KR920008614A (ko) 다중 프로세서 시스템의 이중버스 구조
JPH07200526A (ja) キャッシュメモリの初期化回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 13