CN1855783B - 大容量时分多路复用交换芯片的数据处理方法 - Google Patents
大容量时分多路复用交换芯片的数据处理方法 Download PDFInfo
- Publication number
- CN1855783B CN1855783B CN2005100661471A CN200510066147A CN1855783B CN 1855783 B CN1855783 B CN 1855783B CN 2005100661471 A CN2005100661471 A CN 2005100661471A CN 200510066147 A CN200510066147 A CN 200510066147A CN 1855783 B CN1855783 B CN 1855783B
- Authority
- CN
- China
- Prior art keywords
- data
- tdm
- input
- setting
- bit wide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种大容量时分多路复用交换芯片的数据处理方法。该方法主要包括:在TDM芯片中,串/并转换器完成串行的TDM码流转换成数据位宽为8的并行数据;输入存储器完成数据的缓存和位宽转化,即将数据位宽为8的并行数据转换成数据位宽为8×m的并行数据;并/串转换器完成数据位宽为8的并行数据转换成串行的TDM码流;输出存储器完成数据的缓存和位宽转化,即将数据位宽为8×m的并行数据转换成数据位宽为8的并行数据,并基于该处理过程完成相应的TDM交换。本发明通过扩展输入存储器和输出存储器的位宽达到增加交换模块带宽及增加TDM交换芯片的容量的目的。且具有交换芯片容量大,实现和控制简单,成本低,可靠性高的优点。
Description
技术领域
本发明涉及通信***数据交换元件,尤其涉及一种大容量时分多路复用交换芯片的数据处理方法。
背景技术
现有现代通信***中TDM(时分多路复用)方式得到了广泛的应用。现有TDM交换芯片的原理框图如图1所示,输入的TDM信号经过串/并转换器的串/并转换后写入到输入存储器中;交换模块根据从交换表存储器中读出的配置数据从输入存储器中读出数据写入到输出存储器的相应地址中,完成TDM交换;从输出存储器中读出的数据经过并/串转换器的并/串转换后变成输出的TDM信号。
上述现有技术中TDM交换芯片的设计方案可以很好地完成TDM交换功能,但其所能够支持的TDM容量却受限于交换模块的带宽,交换模块的带宽为数据位宽和时钟频率的乘积,而器件工作时钟频率的提高受限于半导体工艺水平的限制,不可能在短期内实现数倍的性能提高,也就是说,现有技术的主要缺陷在于交换模块的位宽固定为8,每次只能访问一个字节,交换模块的带宽比较小,所以导致单片的TDM交换芯片支持的TDM容量小。
然而,随着用户数量的不断增加,对TDM交换芯片的容量要求将越来越大。为此,必需要应用大容量的TDM交换芯片,但利用现有技术实现大容量的TDM交换网则需要多片TDM交换芯片级连或采用“TST”三级交换网,而且完成一次TDM的搭网过程需要配置多个TDM交换芯片的交换表存储器,实现和控制都比较复杂,而且成本高,可靠性差。
发明内容
鉴于上述现有技术所存在的问题,本发明的目的是提供一种大容量时分多路复用交换芯片的数据处理方法,使得交换芯片具有容量大,实现和控制简单,成本低,可靠性高的特点。
本发明的目的是通过以下技术方案实现的:
本发明提供了一种大容量时分多路复用交换芯片的数据处理方法,包括:
A、输入的各路时分多路复用TDM数据分别经各个串/并转换器转换后写入各自对应的输入存储器;
B、各输入存储器缓存所述的TDM数据,直到数据达到设定的帧数;
C、当输入存储器缓存的数据达到设定的帧时,交换模块从输入存储器中读出数据并进行相应的TDM交换处理;
E、经过TDM交换处理后的数据依次经输出存储器及并/串转换器转换处理后输出。
所述的设定的帧的数量为:
大于或等于2帧。
所述的步骤C包括:
交换模块通过读出交换表存储器的配置数据从输入存储器中读出数据,并写入到输出存储器中的相应地址,实现TDM交换处理。
本发明中,当所述的输入存储器的输入位宽为8时,则其输出位宽为8乘以设定的帧数量;输出存储器的输入位宽为8乘以设定的帧数量;输出位宽为8;交换模块的输入和输出位宽都为8乘以设定的帧数量。
由上述本发明提供的技术方案可以看出,本发明通过扩展输入存储器和输出存储器的位宽达到增加交换模块的处理带宽及增加TDM交换芯片容量的目的。本发明中输入存储器和输出存储器的带宽为现有技术中的m倍,在器件工作频率相同的情况下,采用本发明设计方案的TDM交换芯片容量为现有技术方案的m倍。因此,本发明提供了一种大容量TDM交换芯片装置及其数据处理的设计方法,具有交换芯片容量大,实现和控制简单,成本低,可靠性高的优点。
附图说明
图1为现有技术方案的示意图;
图2为本发明技术方案的示意图。
具体实施方式
本发明的核心是输入存储器的写入数据位宽为8,读出数据位宽为8 ×m;输出存储器的写入数据位宽为8×m,读出数据位宽为8;输入存储器和输出存储器同时完成数据缓存和位宽转换功能,交换模块处理位宽为8×m,从而使得TDM交换芯片的容量为现有技术方案的m倍。
本发明所述的装置的具体实施方式如图2所示,所述的大容量TDM交换芯片装置的结构包括:串/并转换器、并/串转换器、输入存储器、输出存储器、交换模块及交换表存储器;
下面将结合数据输入、输出处理过程对所述装置包括的各模块间的连接关系作进一步说明:
所述的装置接收TDM数据,首先经过串/并转换器进行处理,之后将经过串/并转换器串/并转换处理后的输入TDM数据缓存于输入存储器中;
在输入存储器中,当存满设定的帧的数据后,再由交换模块将各个输入存储器中存储的数据写入到输出存储器中,所述的设定的帧可以为两个或两个以上;
在输出存储器中,存储着交换模块写入的数据,输出存储器的读出数据经过并/串转换器并/串转换处理后得到输出的TDM数据信号。
需要说明的是,本发明中,假设针对输入存储器缓存数据所设定的帧的数量为m,m大于或等于2,且所述输入存储器的输入位宽为8,则:
所述的输入存储器的输出位宽为8×m;
所述的输出存储器的输入位宽为8×m,输出位宽为8;
所述的交换模块的输入和输出位宽都为8×m。
因此,本发明可以通过改变设定的帧的数量扩展交换模块的位宽,进而达到增加交换模块带宽及增加TDM交换芯片容量的目的。本发明中交换模块的带宽为现有技术中交换模块带宽的m倍,在器件工作频率相同的情况下,采用本发明设计方案的TDM交换芯片容量也为现有技术方案的m倍。
现有方案中,输入存储器存满1帧就进行交换,交换模块需要在一帧的时间内对所有话路完成一次TDM交换;而采用本发明的设计方案,由于输入存储器需要存满m帧才进行交换,所以交换模块只需要在m帧的时间内对所有话路完成一次TDM交换即可。具体的TDM交换处理方式则与现有技术相同。
可见,本发明提供了一种大容量TDM交换芯片装置及其数据处理的设计方法,具有交换芯片容量大,实现和控制简单,成本低,可靠性高的优点。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书的保护范围为准。
Claims (4)
1. 一种大容量时分多路复用交换芯片的数据处理方法,其特征在于,包括:
A、输入的各路时分多路复用TDM数据分别经各个串/并转换器转换后写入各自对应的输入存储器;
B、各输入存储器缓存所述的TDM数据,直到数据达到设定的帧数;
C、当输入存储器缓存的数据达到设定的帧时,交换模块从输入存储器中读出数据并进行相应的TDM交换处理;
E、经过TDM交换处理后的数据依次经输出存储器及并/串转换器转换处理后输出。
2. 根据权利要求1所述的大容量时分多路复用交换芯片的数据处理方法,其特征在于,所述的设定的帧的数量为:
大于或等于2帧。
3. 根据权利要求1或2所述的大容量时分多路复用交换芯片的数据处理方法,其特征在于,所述的步骤C包括:
交换模块通过读出交换表存储器的配置数据从输入存储器中读出数据,并写入到输出存储器中的相应地址,实现TDM交换处理。
4. 根据权利要求1或2所述的大容量时分多路复用交换芯片的数据处理方法,其特征在于,当所述的输入存储器的输入位宽为8时,则其输出位宽为8乘以设定的帧数量;输出存储器的输入位宽为8乘以设定的帧数量;输出位宽为8;交换模块的输入和输出位宽都为8乘以设定的帧数量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2005100661471A CN1855783B (zh) | 2005-04-21 | 2005-04-21 | 大容量时分多路复用交换芯片的数据处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2005100661471A CN1855783B (zh) | 2005-04-21 | 2005-04-21 | 大容量时分多路复用交换芯片的数据处理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1855783A CN1855783A (zh) | 2006-11-01 |
CN1855783B true CN1855783B (zh) | 2011-05-04 |
Family
ID=37195668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005100661471A Active CN1855783B (zh) | 2005-04-21 | 2005-04-21 | 大容量时分多路复用交换芯片的数据处理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1855783B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958143B (zh) * | 2009-07-16 | 2015-11-25 | 北京中电华大电子设计有限责任公司 | 一种消除只读存储器位线间耦合串扰的方法和结构 |
CN102006199B (zh) * | 2009-08-28 | 2013-09-11 | 中兴通讯股份有限公司 | Tdm交换模块测试装置、方法及*** |
CN105955901B (zh) * | 2016-04-15 | 2019-05-31 | 中国电子科技集团公司第五十四研究所 | 一种增强型大容量高速数据交换的设计方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1141092A (zh) * | 1994-01-11 | 1997-01-22 | 先进Risc机器有限公司 | 数据存储器和处理器总线 |
WO2004109997A1 (en) * | 2003-06-03 | 2004-12-16 | Startent Networks Corporation | System and method for reformatting data |
-
2005
- 2005-04-21 CN CN2005100661471A patent/CN1855783B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1141092A (zh) * | 1994-01-11 | 1997-01-22 | 先进Risc机器有限公司 | 数据存储器和处理器总线 |
WO2004109997A1 (en) * | 2003-06-03 | 2004-12-16 | Startent Networks Corporation | System and method for reformatting data |
Also Published As
Publication number | Publication date |
---|---|
CN1855783A (zh) | 2006-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6700894B1 (en) | Method and apparatus for shared buffer packet switching | |
US5596540A (en) | Serial to parallel and parallel to serial architecture for a RAM based FIFO memory | |
CN101043309B (zh) | 主备倒换的控制方法以及装置 | |
WO2006102833A1 (fr) | Procede et appareil de partage et de synthese de signaux | |
CN101848135B (zh) | 芯片的统计数据的管理方法和装置 | |
JP2016503526A (ja) | データ処理方法及び装置 | |
CN1855783B (zh) | 大容量时分多路复用交换芯片的数据处理方法 | |
US7492760B1 (en) | Memory egress self selection architecture | |
KR100331606B1 (ko) | Atm셀스위치장치및atm교환기 | |
WO2018068497A1 (zh) | 光通道数据单元帧的映射方法和装置、计算机存储介质 | |
CN1268826A (zh) | 延迟波动吸收装置和方法 | |
CN101616108A (zh) | 基带数据的传输方法和装置 | |
CN211349331U (zh) | 一种数据存储扩展接口*** | |
CN1866805B (zh) | 混合速率时分复用交换芯片及其数据交换方法 | |
JP2004072746A (ja) | ランダム・アクセス・メモリを用いた空間・時間スイッチのアーキテクチャ | |
US7447199B2 (en) | Switching matrix for a telecommunication network element | |
RU2180992C2 (ru) | Переключатель с однобитовым разрешением | |
CN1909429B (zh) | 一种延迟光同步数字传送网通道净荷数据的装置 | |
CN114978290B (zh) | 基于fpga的低轨卫星通信网络仿真*** | |
CN101321119B (zh) | 实现数据比特交换的***及方法 | |
CN101136710A (zh) | 虚级联恢复的数据存储控制方法 | |
CN114238166B (zh) | 一种基于流水存储结构的子带映射实现方法 | |
US6721827B2 (en) | Data processing apparatus and data processing method | |
CN214278936U (zh) | 一种mcbsp和usb转换控制板卡 | |
CN112765066B (zh) | 用于serdes接口的桥接模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |