KR970063498A - 반도체 소자의 금속층 형성방법 - Google Patents

반도체 소자의 금속층 형성방법 Download PDF

Info

Publication number
KR970063498A
KR970063498A KR1019960004782A KR19960004782A KR970063498A KR 970063498 A KR970063498 A KR 970063498A KR 1019960004782 A KR1019960004782 A KR 1019960004782A KR 19960004782 A KR19960004782 A KR 19960004782A KR 970063498 A KR970063498 A KR 970063498A
Authority
KR
South Korea
Prior art keywords
metal layer
forming
titanium
barrier metal
depositing
Prior art date
Application number
KR1019960004782A
Other languages
English (en)
Other versions
KR100187688B1 (ko
Inventor
손기근
장현진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960004782A priority Critical patent/KR100187688B1/ko
Publication of KR970063498A publication Critical patent/KR970063498A/ko
Application granted granted Critical
Publication of KR100187688B1 publication Critical patent/KR100187688B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속층 형성방법을 제공하는 것으로, 콜리메이터 증착방법을 이용한 금속층 증착으로 낮은 온도조건에서 콘택홀 내의 금속층간에 생성되는 동공을 방지하므로써 소자의 수율을 향상시킬 수 있는 효과가 있다.

Description

반도체 소자의 금속층 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a 내지 2d도는 본 발명의 제1실시예에 따른 반도체 소자의 금속층 형성방법을 설명하기 위한 소자의 단면도.
제3a 내지 3d도는 본 발명의 제2실시예에 따른 반도체 소자의 금속층 형성방법을 설명하기 위한 소자의 단면도.

Claims (7)

  1. 반도체 소자의 금속층 형성방법에 있어서, 소정의 제조공정을 거친 실리콘기판상에 절연막을 형성한 후 접합 영역이 노출되도록 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 절연막 및 접합영역상에 베리어금속층을 형성한 후 경화처리를 하여 상기 베리어금속층을 조밀화 하는 단계와, 상기 단계로부터 상기 베리어금속층상에 티타늄 엣팅막을 형성하는 단계와, 상기 단계로부터 콜리메이터 증착방법으로 상기 티타늄 엣팅막상에 제1금속층을 증착하여 형성하는 단계와, 상기 단계로부터 콜리메이터 증착방법으로 상기 제1금속층상에 제2금속층을 증착하여 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  2. 제1항에 있어서, 상기 베리어금속층은 티타늄 및 티타늄 나이트라이드로 이루어지는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  3. 제1항에 있어서, 상기 제1금속층은 0 내지 100℃의 온도조건에서 알루미늄을 1000 내지 4000A°의 두께로 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  4. 제1항에 있어서, 상기 제2금속층은 300 내지 550℃의 온도조건에서 알루미늄을 500내지 4000A°의 두께로 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  5. 반도체 소자의 금속층 형성방법에 있어서, 소정의 제조공정을 거친 실리콘 기판상에 절연막을 형성한 후 접합영역이 노출되도록 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 절연막 및 접합 영역상에 베리어금속층을 형성한 후 경화처리를 하여 상기 베리어금속층을 조밀화하는 단계와, 상기 단계로부터 상기 베리어금속층상에 티타늄 엣팅막을 형성하는 단계와, 상기 단계로부터 콜리메이터 증착방법으로 상기 티타늄 엣팅막상에 금속층을 증착하여 형성하는 단계와, 상기 단계로부터 리플로우공정에 의해 상기 금속층내에 형성된 동공을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  6. 제5항에 있어서, 상기 금속층은 0 내지 100℃의 온도조건에서 알루미늄을 1500내지 7000A°의 두께로 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  7. 제5항에 있어서, 상기 리플로우 공정은 400 내지 600℃의 온도조건에서 실시되는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960004782A 1996-02-27 1996-02-27 반도체 소자의 금속층 형성방법 KR100187688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960004782A KR100187688B1 (ko) 1996-02-27 1996-02-27 반도체 소자의 금속층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004782A KR100187688B1 (ko) 1996-02-27 1996-02-27 반도체 소자의 금속층 형성방법

Publications (2)

Publication Number Publication Date
KR970063498A true KR970063498A (ko) 1997-09-12
KR100187688B1 KR100187688B1 (ko) 1999-06-01

Family

ID=19451861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004782A KR100187688B1 (ko) 1996-02-27 1996-02-27 반도체 소자의 금속층 형성방법

Country Status (1)

Country Link
KR (1) KR100187688B1 (ko)

Also Published As

Publication number Publication date
KR100187688B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR960023223A (ko) 실리콘 이동을 감소시키기 위한 질화 금속막의 처리방법
US5028564A (en) Edge doping processes for mesa structures in SOS and SOI devices
KR970052233A (ko) 메탈 콘택 형성방법
WO1992002951A1 (en) Elimination of etch stop undercut
KR980005607A (ko) 금속 배선 형성방법
KR930009023A (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법
KR960039157A (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
KR970063498A (ko) 반도체 소자의 금속층 형성방법
KR980005554A (ko) 반도체 소자의 금속 배선 형성방법
KR970072084A (ko) 반도체 소자의 금속층 형성방법
KR960026205A (ko) 금속 배선 콘택 제조방법
KR970008347A (ko) 반도체 소자의 금속층 형성방법
KR100239904B1 (ko) 아날로그 반도체소자의 전극구조 및 그 제조방법
TW457628B (en) Air gap formation for high speed IC processing
KR970063671A (ko) 반도체 소자의 다중 금속층 형성 방법
KR980005575A (ko) 반도체 소자의 플러그(Plug) 형성방법
KR930011116A (ko) 반도체장치의 제조방법
KR970000220B1 (ko) 디램(dram)셀 커패시터 제조방법
JPH0794448A (ja) 半導体装置の製造方法
KR100209928B1 (ko) 반도체 소자의 전하 저장 전극 형성방법
US20030030101A1 (en) Semiconductor device and manufacturing method thereof
KR19980055923A (ko) 반도체 소자의 베리어 금속층 형성방법
KR970063670A (ko) 반도체 소자의 베리어 금속층 형성 방법
KR960026219A (ko) 반도체 장치의 제조방법
KR900019151A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee