KR970053087A - 반도체 소자의 트랜지스터 제조방법 - Google Patents
반도체 소자의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR970053087A KR970053087A KR1019950066007A KR19950066007A KR970053087A KR 970053087 A KR970053087 A KR 970053087A KR 1019950066007 A KR1019950066007 A KR 1019950066007A KR 19950066007 A KR19950066007 A KR 19950066007A KR 970053087 A KR970053087 A KR 970053087A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- polysilicon
- depositing
- heat treatment
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims abstract 5
- 238000000034 method Methods 0.000 claims abstract 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 7
- 229920005591 polysilicon Polymers 0.000 claims abstract 7
- 229910052796 boron Inorganic materials 0.000 claims abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 6
- 238000000151 deposition Methods 0.000 claims 5
- 238000010438 heat treatment Methods 0.000 claims 5
- -1 phosphorus ions Chemical class 0.000 claims 4
- 239000010410 layer Substances 0.000 claims 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910015900 BF3 Inorganic materials 0.000 claims 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims 2
- 238000002513 implantation Methods 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- 239000012298 atmosphere Substances 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 듀얼게이트 전극중 P형 게이트 전극을 형성하면서 게이트 전극이 형성될 부위이외의 폴리실리콘을 확산원으로 해서 소오스/드레인 영역에 붕소를 확산시켜 결함이 없는 초저접합을 형성하여 우수한 전기적 특성을 지닌 초고집적 소자 제조가 가능한 반도체 소자의 트랜지스터 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2f도는 본 발명에 따른 트랜지스터 제조 공정도.
Claims (9)
- 실리콘 기판상의 소정영역에 n-웰과 p-웰 및 소자 분리막을 차례로 형성한 후 게이트 산화막을 형성하는 단계와, 전체구조 상부에 폴리실리콘을 소정두께로 증착하는 단계와, 감광막을 p형 모스 전계 트랜지스터 상단부위에 소정두께 증착하는 단계와, 노출된 상기 폴리실리콘내로 인 이온을 주입하는 단계와, n형 모스 전계 트랜지스터 상단부위에 감광막을 증착하는 단계와, 노출된 폴리실리콘내로 붕소 이온을 주입하는 단계와, p형 게이트 전극이 형성될 부위와 n형 게이트가 형성될 부위의 상단에 감광막 패턴을 각각 형성하는 단계와, 전체구조 상부에 불화붕소를 주입하는 단계와, 상기 감광막 패턴을 제거한 후 질소분위기에서 일정시간 열처리하는 단계와, 게이트 전극 향성을 위해 감광막을 입힌후 식각을 통해 n형 및 p형 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 측벽에 스페이서 산화막을 형성하는 단계와, n-웰측 부위의 상부에 감광막을 증착한 후 비소이온을 주입하여 n+소오스/드레인을 형성하는 단계와, 전체구조 상부에 제1층간 절연막과 제2층간 절연막을 차례로 형성하는 단계와, 상기 절연막 평탄화를 위해 소정온도에서 일정시간동안 질소분위기에서 열처리하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 게이트 산화막은 열산화 방식으로 30~60Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 게이트 산화막 상부에 증착되는 폴리실리콘의 두께는 1500~2500Å인 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제3항에 있어서, 상기 폴리실리콘은 같은 두께의 비정질 실리콘으로 대체될 수 있는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 인이온 주입시 40KeV~60KeV의 에너지로 3×1015/㎝2~1×1016/㎝2주입량으로 하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 폴리실리콘상에 붕소 이온주입시, 15KeV~30KeV의 에너지와, 3×1015/㎝2~1×1016/㎝2주입량으로 주입하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 불화붕소 이온주입시 사용된 감광막 제거후 실시되는 열처리는 850℃~900℃ 사이의 온도에서 30~60분 동안 질소분위기에서 이뤄지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항 또는 제7항에 있어서, 상기 열처리는 1000℃~1100℃에서 10초~30초간 급속 열처리로 실시되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서, 상기 절연막 평탄화를 위한 열처리는 800℃~850℃ 온도범위에서 30~60분간 질소분위기에서 실시되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066007A KR0172788B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 트랜지스터 제조방법 |
US08/768,940 US5683920A (en) | 1995-12-29 | 1996-12-18 | Method for fabricating semiconductor devices |
JP8343886A JP2802263B2 (ja) | 1995-12-29 | 1996-12-24 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066007A KR0172788B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 트랜지스터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053087A true KR970053087A (ko) | 1997-07-29 |
KR0172788B1 KR0172788B1 (ko) | 1999-03-30 |
Family
ID=19447186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950066007A KR0172788B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 트랜지스터 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5683920A (ko) |
JP (1) | JP2802263B2 (ko) |
KR (1) | KR0172788B1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2988414B2 (ja) * | 1997-02-20 | 1999-12-13 | 日本電気株式会社 | 半導体装置の製造方法 |
US6153456A (en) * | 1998-01-14 | 2000-11-28 | Vlsi Technology, Inc. | Method of selectively applying dopants to an integrated circuit semiconductor device without using a mask |
KR100498607B1 (ko) * | 1998-06-30 | 2005-09-14 | 주식회사 하이닉스반도체 | 반도체 소자의 폴리실리콘층 형성방법 |
KR100308133B1 (ko) * | 1999-01-12 | 2001-09-26 | 김영환 | 듀얼 게이트 모스 트랜지스터 제조방법 |
US5998248A (en) * | 1999-01-25 | 1999-12-07 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region |
US6025242A (en) * | 1999-01-25 | 2000-02-15 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions including an insulating spacer by thermal oxidation creating taper-shaped isolation |
US6022771A (en) * | 1999-01-25 | 2000-02-08 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions |
US5998273A (en) * | 1999-01-25 | 1999-12-07 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions |
JP2001210726A (ja) * | 2000-01-24 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
KR100505068B1 (ko) * | 2003-07-05 | 2005-07-29 | 삼성전자주식회사 | 반도체 소자의 다중 게이트 산화막 및 이를 포함하는게이트 전극 형성방법 |
KR100783283B1 (ko) * | 2006-12-05 | 2007-12-06 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
KR101012180B1 (ko) * | 2008-09-03 | 2011-02-07 | 주식회사 동부하이텍 | 반도체 소자의 층간 절연막 형성 방법 |
CN112748640A (zh) * | 2019-10-31 | 2021-05-04 | 浙江大学 | 一种场效应细胞培养皿的制备流程 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4786611A (en) * | 1987-10-19 | 1988-11-22 | Motorola, Inc. | Adjusting threshold voltages by diffusion through refractory metal silicides |
US4948745A (en) * | 1989-05-22 | 1990-08-14 | Motorola, Inc. | Process for elevated source/drain field effect structure |
JPH0758701B2 (ja) * | 1989-06-08 | 1995-06-21 | 株式会社東芝 | 半導体装置の製造方法 |
US5169794A (en) * | 1991-03-22 | 1992-12-08 | National Semiconductor Corporation | Method of fabrication of pnp structure in a common substrate containing npn or MOS structures |
JP3211394B2 (ja) * | 1992-08-13 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
US5413945A (en) * | 1994-08-12 | 1995-05-09 | United Micro Electronics Corporation | Blanket N-LDD implantation for sub-micron MOS device manufacturing |
US5432105A (en) * | 1994-09-19 | 1995-07-11 | United Microelectronics Corporation | Method for fabricating self-aligned polysilicon contacts on FET source/drain areas |
US5504031A (en) * | 1995-07-03 | 1996-04-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Elevated source/drain with solid phase diffused source/drain extension for deep sub-micron mosfets |
-
1995
- 1995-12-29 KR KR1019950066007A patent/KR0172788B1/ko not_active IP Right Cessation
-
1996
- 1996-12-18 US US08/768,940 patent/US5683920A/en not_active Expired - Lifetime
- 1996-12-24 JP JP8343886A patent/JP2802263B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR0172788B1 (ko) | 1999-03-30 |
US5683920A (en) | 1997-11-04 |
JP2802263B2 (ja) | 1998-09-24 |
JPH09186245A (ja) | 1997-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930010121B1 (ko) | 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정 | |
KR100512029B1 (ko) | 마스킹 단계들이 감소된 nmos 및 pmos 디바이스 제조 방법 | |
US6362038B1 (en) | Low and high voltage CMOS devices and process for fabricating same | |
US4108686A (en) | Method of making an insulated gate field effect transistor by implanted double counterdoping | |
US20070048952A1 (en) | Method to manufacture ldmos transistors with improved threshold voltage control | |
KR20000068441A (ko) | 경도핑 및 중도핑 드레인 영역과 초중 도핑 소스 영역을 가진 비대칭 트랜지스터 | |
EP0465045B1 (en) | Method of field effect transistor fabrication for integrated circuits | |
KR970053087A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
US5877050A (en) | Method of making N-channel and P-channel devices using two tube anneals and two rapid thermal anneals | |
KR980005412A (ko) | 반도체 소자의 초저접합 형성방법 | |
JPS63244776A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
US6159812A (en) | Reduced boron diffusion by use of a pre-anneal | |
KR950010061A (ko) | 반도체 장치와 그 제조방법 및 바이폴라 트랜지스터 | |
JPH0434942A (ja) | 半導体装置の製造方法 | |
JP2700320B2 (ja) | 半導体装置の製造方法 | |
KR19990005828A (ko) | Pmosfet 내의 소오스/드레인의 p-n 얕은 접합 형성방법 | |
KR0167664B1 (ko) | 반도체소자 제조방법 | |
KR100549573B1 (ko) | 모스형 트랜지스터의 제조방법 | |
KR0136532B1 (ko) | 박막트랜지스터 제조방법 | |
KR970018259A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR100299871B1 (ko) | 모스전계효과트랜지스터의제조방법 | |
US6369434B1 (en) | Nitrogen co-implantation to form shallow junction-extensions of p-type metal oxide semiconductor field effect transistors | |
KR950010129A (ko) | Mos트랜지스터를 가진 반도체 장치 및 그 제조방법 | |
KR100263454B1 (ko) | 반도체 소자의 제조방법 | |
JPH113996A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |