KR970016975A - 하나 이상의 보조 프로세서에 대한 유효 어드레스 변환을 포함하는 정보 핸들링 시스템 - Google Patents

하나 이상의 보조 프로세서에 대한 유효 어드레스 변환을 포함하는 정보 핸들링 시스템 Download PDF

Info

Publication number
KR970016975A
KR970016975A KR1019960033537A KR19960033537A KR970016975A KR 970016975 A KR970016975 A KR 970016975A KR 1019960033537 A KR1019960033537 A KR 1019960033537A KR 19960033537 A KR19960033537 A KR 19960033537A KR 970016975 A KR970016975 A KR 970016975A
Authority
KR
South Korea
Prior art keywords
handling system
information handling
memory controller
memory
processors
Prior art date
Application number
KR1019960033537A
Other languages
English (en)
Inventor
존 엠. 카이저
워렌 이. 마울레
데이비드 더블류. 빅터
Original Assignee
제프리 엘. 포맨
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제프리 엘. 포맨, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 제프리 엘. 포맨
Publication of KR970016975A publication Critical patent/KR970016975A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

하나 이상의 프로세서, 상기 하나 이상의 프로세서들을 접속시키는 고속 프로세서 버스, 메모리를 제어하고 또 보조 기능 프로세싱을 제어하기 위한 메모리 컨트롤로, 메모리 시스템, I/O장치들이 접속된 하나 이상의 I/O 컨트롤러를 갖는 I/O 버스를 포함하는 그래픽 프로세싱과 같은 보조 기능을 효과적으로 프로세싱하는 정보 핸들링 시스템이 개시된다. 상기 메모리 컨트롤러는 명령어 블럭을 저장하기 위한 명령어 버퍼, 변환 룩어사이드 버퍼(Translation Lookaside Buffer :TLB), 테이블 워크 로직(table walk logic), 및 페이지 데이블 버퍼(page table logic)를 포함한다.

Description

하나 이상의 보조 프로세서에 대한 유효 어드레스 변환을 포함하는 핸들링 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 보조 기능 프로세서 및 관련 로직(logic)을 포함하는 메모리 컨드롤러를 더 상세하게 도시하는 블럭도.

Claims (10)

  1. 정보 핸들링 시스템(information handing system)에 있어서, 하나 이상의 프로세서; 상기 하나 이상의 프로세서를 접속시키는 프로세서 버스; 메모리를 제어하고 또 하나 이상의 보조 기능 프로세서(auxiliary function processor)를 제어하기 위한 메모리 컨트룰러(memory controller); 메모리 시스템; 및 I/O 장치(I/O device)가 접속된 하나 이상의 I/O 컨트롤러(I/O controller)를 갖는 I/O 버스(I/O bus)를 포함하며, 상기 메모리 컨트롤러는 현재 사용되는 어드레스 변환을 저장하기 위한 변환 룩어사이드 버퍼(Translation Lookaside Buffer : TLB); 명령어 블럭(command block)과 관련된 어드레스를 상기 변환 룩어사이드 버퍼에 저장된 어드레스와 비교하기 위한 비교기; 및 상기 명령어 블럭과 관련된 유효 어드레스(effective adress)를 상기 하나 이상의 보조 기능 프로세서에 의해 사용하기 위한 리얼 어드레스(real address)로 변환시키기 위한 로직 수단을 포함하는 것을 특징으로 하는 정보 핸들링 시스템.
  2. 제1항에 있어서, 페이지 오류 상태(page fault condition)를 프로세서에 신호하기 위한 수단을 더 포함하는 것을 특징으로 하는 정보 핸들링 시스템.
  3. 제1항에 있어서, 메모리의 페이지가 상기 정보 핸들링 시스템의 다른 구성 소자(element)에 의해 변경되고 있는지를 결정하기 위하여 페이지 테이블의 엔트리(entry)의 하나 이상의 선정된 비트 위치를 테스팅(testing)하기 위한 수단을 더 포함하는 것을 특징으로 하는 정보 핸들링 시스템.
  4. 제3항에 있어서, 상기 엔트리의 상기 하나 이상의 선정된 비트 위치가 작동상태(active)가 아닌 경우, 페이지 오류를 트리거링(triggering)시키기 위한 수단을 더 포함하는 것을 특징으로 하는 정보 핸들링 시스템.
  5. 제4항에 있어서, 선정된 프로세서 명령어에 응답하여, 현재처리(transaction)가 완료 될 때 까지 상기 메모리 컨트롤러의 상기 명령어의 실행을 금지시키기 위한 수단을 더 포함하는 것을 특징으로 하는 정보 핸들링 시스템.
  6. 정보 핸들링 시스템의 메모리 컨트롤러에 있어서, 현재 사용되는 어드레스 변환을 저장하기 위한 변환 룩어사이드 버퍼; 명령어 블럭과 관련된 어드레스를 상기 변환 룩어사이드 버퍼에 저장된 어드레스와 비교하기 위한 비교기; 및 상기 명령어 블럭과 관련된 유효 어드레스를 상기 하나 이상의 보조 기능 프로세서에 의해 사용하기 위한 리얼 어드레스로 변환시키기 위한 로직 수단을 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  7. 제6항에 있어서, 페이지 오류상태를 프로세서에 신호하기 위한 수단을 더 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  8. 제6항에 있어서, 메모리의 페이지가 상기 정보 핸들링 시스템의 다른 구성 소자에 의해 변경되고 있는지를 결정하기 위하여 페이지 테이블의 엔트리의 하나 이상의 선정된 비트 위치를 테스팅하기 위한 수단을 더 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  9. 제8항에 있어서, 상기 엔트리의 상기 하나 이상의 선정된 비트 위치가 작동 상태가 아닌 경우, 페이지 오류를 트리거링시키기 위한 수단을 더 포함하는 것을 특징으로 하는 메모리 컨트롤러.
  10. 제9항에 있어서, 선정된 프로세서 명령어에 응답하여, 현재 처리(transaction)가 완료될 때까지 상기 메모리 컨트롤러의 상기 명령어의 실행을 금지시키기 위한 수단을 더 포함하는 것을 특징으로 하는 메모리 컨트롤러.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960033537A 1995-09-29 1996-08-13 하나 이상의 보조 프로세서에 대한 유효 어드레스 변환을 포함하는 정보 핸들링 시스템 KR970016975A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53718495A 1995-09-29 1995-09-29
US08/537,184 1995-09-29

Publications (1)

Publication Number Publication Date
KR970016975A true KR970016975A (ko) 1997-04-28

Family

ID=24141573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033537A KR970016975A (ko) 1995-09-29 1996-08-13 하나 이상의 보조 프로세서에 대한 유효 어드레스 변환을 포함하는 정보 핸들링 시스템

Country Status (3)

Country Link
EP (1) EP0766177A1 (ko)
JP (1) JPH0997214A (ko)
KR (1) KR970016975A (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914730A (en) * 1997-09-09 1999-06-22 Compaq Computer Corp. System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests
US5933158A (en) * 1997-09-09 1999-08-03 Compaq Computer Corporation Use of a link bit to fetch entries of a graphic address remapping table
US6195748B1 (en) 1997-11-26 2001-02-27 Compaq Computer Corporation Apparatus for sampling instruction execution information in a processor pipeline
US6163840A (en) * 1997-11-26 2000-12-19 Compaq Computer Corporation Method and apparatus for sampling multiple potentially concurrent instructions in a processor pipeline
US6202127B1 (en) 1997-11-26 2001-03-13 Compaq Computer Corporation Apparatus for spatial and temporal sampling in a computer memory system
US6332178B1 (en) 1997-11-26 2001-12-18 Compaq Computer Corporation Method for estimating statistics of properties of memory system transactions
US6237073B1 (en) 1997-11-26 2001-05-22 Compaq Computer Corporation Method for providing virtual memory to physical memory page mapping in a computer operating system that randomly samples state information
US6549930B1 (en) 1997-11-26 2003-04-15 Compaq Computer Corporation Method for scheduling threads in a multithreaded processor
US6442585B1 (en) 1997-11-26 2002-08-27 Compaq Computer Corporation Method for scheduling contexts based on statistics of memory system interactions in a computer system
US6237059B1 (en) 1997-11-26 2001-05-22 Compaq Computer Corporation Method for estimating statistics of properties of memory system interactions among contexts in a computer system
US6374367B1 (en) 1997-11-26 2002-04-16 Compaq Computer Corporation Apparatus and method for monitoring a computer system to guide optimization
US6175814B1 (en) 1997-11-26 2001-01-16 Compaq Computer Corporation Apparatus for determining the instantaneous average number of instructions processed
US6205531B1 (en) * 1998-07-02 2001-03-20 Silicon Graphics Incorporated Method and apparatus for virtual address translation
US7710425B1 (en) * 2000-06-09 2010-05-04 3Dlabs Inc. Ltd. Graphic memory management with invisible hardware-managed page faulting
US6734862B1 (en) 2000-06-14 2004-05-11 Intel Corporation Memory controller hub
US7116331B1 (en) 2000-08-23 2006-10-03 Intel Corporation Memory controller hub interface
US6859208B1 (en) 2000-09-29 2005-02-22 Intel Corporation Shared translation address caching
US6684305B1 (en) 2001-04-24 2004-01-27 Advanced Micro Devices, Inc. Multiprocessor system implementing virtual memory using a shared memory, and a page replacement method for maintaining paged memory coherence
US7162608B2 (en) 2001-10-24 2007-01-09 Cray, Inc. Translation lookaside buffer-based memory system and method for use in a computer having a plurality of processor element
GB0301448D0 (en) 2003-01-22 2003-02-19 Falanx Microsystems As Microprocessor systems
US7734842B2 (en) * 2006-03-28 2010-06-08 International Business Machines Corporation Computer-implemented method, apparatus, and computer program product for managing DMA write page faults using a pool of substitute pages
US8051338B2 (en) 2007-07-19 2011-11-01 Cray Inc. Inter-asic data transport using link control block manager
US20120233439A1 (en) * 2011-03-11 2012-09-13 Boris Ginzburg Implementing TLB Synchronization for Systems with Shared Virtual Memory Between Processing Devices
US20120236010A1 (en) * 2011-03-15 2012-09-20 Boris Ginzburg Page Fault Handling Mechanism
CN109697016B (zh) * 2017-10-20 2022-02-15 伊姆西Ip控股有限责任公司 用于改进容器的存储性能的方法和装置
KR20200123912A (ko) * 2019-04-23 2020-11-02 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839706A (en) * 1973-07-02 1974-10-01 Ibm Input/output channel relocation storage protect mechanism
JPH0814803B2 (ja) * 1986-05-23 1996-02-14 株式会社日立製作所 アドレス変換方式
US5369744A (en) * 1989-10-16 1994-11-29 Hitachi, Ltd. Address-translatable graphic processor, data processor and drawing method with employment of the same

Also Published As

Publication number Publication date
JPH0997214A (ja) 1997-04-08
EP0766177A1 (en) 1997-04-02

Similar Documents

Publication Publication Date Title
KR970016975A (ko) 하나 이상의 보조 프로세서에 대한 유효 어드레스 변환을 포함하는 정보 핸들링 시스템
US5255379A (en) Method for automatically transitioning from V86 mode to protected mode in a computer system using an Intel 80386 or 80486 processor
KR100327854B1 (ko) 캐시메모리시스템
KR860007589A (ko) 데이터 처리장치
KR900005299A (ko) 가상계산기 시스템
KR890007162A (ko) 데이타 처리장치
KR910003498A (ko) 마이크로 프로세서
KR950704730A (ko) 고속 프로그램가능 로직 컨트롤러(plc)(high speed programmable logic controller)
KR970062898A (ko) 디지탈 컴퓨터 시스템에서의 지연형 예외 에뮬레이션 방법 및 시스템
KR930008615A (ko) 분기 명령 버퍼를 갖는 데이타 프로세서
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
US5764944A (en) Method and apparatus for TLB invalidation mechanism for protective page fault
KR900000795A (ko) 데이타 처리 시스템
KR890013552A (ko) 로우드 및 동기컴퓨터구조와 프로센스
KR950009454A (ko) 다중 실행 장치 처리 시스템 상태의 선택적 저장방법 및 시스템
KR920010445A (ko) 캐시 콘트롤러
KR930010742A (ko) 메모리 억세스 장치
KR900005290A (ko) 시스템버스의 동작속도를 변경하는 컴퓨터 시스템
KR910006848A (ko) 메인 메모리, 외부 캐시(cache)메모리 및 내부 캐시 메모리에 저장된 데이타의 코히어런스를 유지하기 위한 데이타 처리장치
KR950006607A (ko) 마이크로컴퓨터 개발 지원 장치
KR900016865A (ko) 파이프라인방식의 분기명령제어장치
KR900702453A (ko) 데이타 처리장치용 운영 프로그램
KR900005298A (ko) 어드레스 공간을 유효하게 사용할 수 있는 컴퓨터 시스템
KR950012226A (ko) 정보 처리 시스템 및 그 동작 방법
KR940007701A (ko) 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application