KR950006607A - 마이크로컴퓨터 개발 지원 장치 - Google Patents

마이크로컴퓨터 개발 지원 장치 Download PDF

Info

Publication number
KR950006607A
KR950006607A KR1019940019100A KR19940019100A KR950006607A KR 950006607 A KR950006607 A KR 950006607A KR 1019940019100 A KR1019940019100 A KR 1019940019100A KR 19940019100 A KR19940019100 A KR 19940019100A KR 950006607 A KR950006607 A KR 950006607A
Authority
KR
South Korea
Prior art keywords
cache
memory
program
development support
microprocessor
Prior art date
Application number
KR1019940019100A
Other languages
English (en)
Other versions
KR970011214B1 (ko
Inventor
고우지 마에무라
Original Assignee
세기모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세기모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세기모또 타다히로
Publication of KR950006607A publication Critical patent/KR950006607A/ko
Application granted granted Critical
Publication of KR970011214B1 publication Critical patent/KR970011214B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G06F11/364—Software debugging by tracing the execution of the program tracing values on a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

유저가 사용하는 메모리 공간에 제한을 주지 않고 리얼 타임성이 있는 디버 그를 행할 수 있는 마이크로컴퓨터 개발 지원 장치를 제공하는 것을 목적으로 한다.
본 발명의 마이크로컴퓨터 개발 지원 장치는 캐쉬 메모리의 캐쉬 리플레이스억세스에서의 캐쉬 등록을 무효화하는 기능과, 프로그램에 의해 해당 캐쉬 메모리를 불활성하는 캐쉬 오프 기능을 갖고 있고, 특정의 분기 명령을 실행한 것을 외부로 전달하는 브레이크 응답 신호(104)를 출력하는 마이크로프로세서(11)과, 마이클프로세서(11)의 메모리 엑세스를 트레이스하여 브레이크 요구 신호(107)을 통해 특정 번지에 기입되는 명령을 상기 분기 명령으로 교체하여 출력하는 명령교체 회로(13)과, 마이크로프로세서(11)에 대해 유저 공간과는 별개의 마이크로컴퓨터 개발 지원 장치용의 메모리 공간을 공급하는 백그라운드 모니터부(15)와, 브레이크 포인트 설정 수단으로서 기능하는 브레이크 포인트 레지스터(14)와, 브레이크 포인트 레지스터(14)의 내용과 마이크로프로세서(11)에서 출력되는 어드레스데이타를 비교하여, 일치한 시점에 있어서 상기 브레이크 요구 신호(107)을 출력하는 비교 회로(16)과, 브레이크 응답 신호(104) 및 상기 어드레스 데이터를 받아서 백그라운드 모니터부(15)를 유저 공간과는 별개의 마이크로컴퓨터 개발 지원 장치용의 메모리 공간으로서 기능시키는 메모리 공간 전환 회로(17)을 적어도 갖추어 구성된다.

Description

마이크로컴퓨터 개발 지원 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 도시한 블럭도.
제2도는 제1실시예의 마이크로프로세서의 구성을 도시한 블럭도.
제3도는 제1실시예에서의 동작 상태를 도시한 타이밍도.

Claims (1)

  1. 캐쉬 메모리를 내장하는 마이크로프로세서를 대상으로 하는 마이크로컴퓨터개발 지원 장치에 있어서, 적어도 프로그램을 실행하는 실행 유니트와 캐쉬 메모리를 포함하여, 소정의 캐쉬 등록 제어 신호를 통해 상기 캐쉬 메모리의 캐쉬 리프레이스 억세스에 있어서의 캐쉬 등록을 무효화하는 기능과, 프로그램에 의해 상기 실행 유니트를 통해 해당 캐쉬 메모리를 불활성하는 캐쉬 오프 기능을 가짐과 동시에, 상기 실행 유니트에 의해 특정의 분기 명령을 실행한 것을 외부로 전달하는 브레이크 응답 신호를 출력하는 마이크로프로세서와, 상기 마이크로프로세서의 메모리 억세스를 트레이스하여 소정의 브레이크 요구 신호를 통해 특정 번지에서 해당 마이크로 프로세서에서 독입되는 명령을 상기 분기 명령으로 교체하여 출력하는 명령 교차회로와, 상기 마이크로프로세서에 대해 유저 공간과는 별개의 마이크로컴퓨터 개발지원 장치용으로서 기능하는 특정의 메모리 공간을 공급하는 백그라운드 모니터부와, 유저에 의한 브레이크 포인트 설정용 수단으로서 기능하는 브레이크 포인트 레지스터와, 상기 브레이크 포인트 레지스터의 설정 내용과, 상기 실행 유니트에서 출력되는 어드레스 데이터를 비교하여 양자가 일치한 시점에서 상기 브레이크 요구 신호를 출력하는 비교 회로와, 상기 브레이크 응답 신호 및 상기 실행 유니트에서 출력되는 어드레스 데이터를 받아서 소정의 유저 메모리에서의 유저 공간으로부터 상기 백그라운드 모니터드부를 분리하여 해당 백그라운드 모니터부를 유저 공간과는 별개의 마이크로컴퓨터 개발 지원 장치용의 메모리 공간으로서 기능시키는 메모리 공간 전환 회로를 적어도 갖추어 구성되고, 캐쉬 리플레이스 억세스의 과정에 있어서 상기 명령 교체 회로에 의한 명령 교체시에 상기 백그라운드 모니터에서 출력되는 캐쉬등록 무효화 신호와 상기 비교 회로에서 출력되는 브레이크 요구 신호의 논리합신호를 통해 상기 분기 명령의 캐쉬 등록을 무효화하고, 상기 브레이크 요구 신호가 액티브로 출력된 이후에 있어서는 백그라운드 모니터부의 프로그램에 의해 처리를 실행하여, 백그라운드 모니터부의 프로그램의 개시시에는 상기 캐쉬 메모리를 모니터부의 프로그램에 의해 처리를 실행하여, 백그라운드 모니터부의 프로그램의 개시시에는 상기 캐쉬 메모리를 불활성화하고 해당 프로그램의 종료시에는 상기 캐쉬 메모리를 활성화하는 것을 특징으로 하는 마이크로컴퓨터 개발 지원 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940019100A 1993-08-03 1994-08-02 마이크로컴퓨터 개발 지원 장치 KR970011214B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5191546A JPH0744419A (ja) 1993-08-03 1993-08-03 マイコン開発支援装置
JP93-191546 1993-08-03

Publications (2)

Publication Number Publication Date
KR950006607A true KR950006607A (ko) 1995-03-21
KR970011214B1 KR970011214B1 (ko) 1997-07-08

Family

ID=16276478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019100A KR970011214B1 (ko) 1993-08-03 1994-08-02 마이크로컴퓨터 개발 지원 장치

Country Status (5)

Country Link
US (1) US5544307A (ko)
EP (1) EP0638864B1 (ko)
JP (1) JPH0744419A (ko)
KR (1) KR970011214B1 (ko)
DE (1) DE69411096T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020028565A (ko) * 2000-10-10 2002-04-17 이용일 광 변조기 및 그 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1279449C (zh) * 1994-12-28 2006-10-11 株式会社东芝 微处理器
JP3130446B2 (ja) * 1995-05-10 2001-01-31 松下電器産業株式会社 プログラム変換装置及びプロセッサ
US6212630B1 (en) 1997-12-10 2001-04-03 Matsushita Electric Industrial Co., Ltd. Microprocessor for overlapping stack frame allocation with saving of subroutine data into stack area
US6546479B1 (en) * 1998-02-10 2003-04-08 Koninklijke Philips Electronics N.V. Reduced instruction fetch latency in a system including a pipelined processor
US6105141A (en) * 1998-06-04 2000-08-15 Apple Computer, Inc. Method and apparatus for power management of an external cache of a computer system
JP2000099366A (ja) 1998-09-21 2000-04-07 Fujitsu Ltd 演算処理装置および演算処理装置のデバッグ方法
US7296259B2 (en) * 2002-09-11 2007-11-13 Agere Systems Inc. Processor system with cache-based software breakpoints
JP2004126658A (ja) * 2002-09-30 2004-04-22 Toshiba Corp プロセッサシステム
US9129061B2 (en) * 2012-07-25 2015-09-08 Advanced Micro Devices, Inc. Method and apparatus for on-chip debugging
JP6478562B2 (ja) 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
JP6393590B2 (ja) * 2013-11-22 2018-09-19 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249266A (en) * 1985-10-22 1993-09-28 Texas Instruments Incorporated Data processing apparatus with self-emulation capability
JP2867453B2 (ja) * 1989-08-22 1999-03-08 横河電機株式会社 インサーキットエミュレータ
US5446851A (en) * 1990-08-03 1995-08-29 Matsushita Electric Industrial Co., Ltd. Instruction supplier for a microprocessor capable of preventing a functional error operation
EP0474256A3 (en) * 1990-09-07 1993-01-27 Nec Corporation In-circuit emulator
US5321828A (en) * 1991-06-07 1994-06-14 Step Engineering High speed microcomputer in-circuit emulator
US5317711A (en) * 1991-06-14 1994-05-31 Integrated Device Technology, Inc. Structure and method for monitoring an internal cache
US5636363A (en) * 1991-06-14 1997-06-03 Integrated Device Technology, Inc. Hardware control structure and method for off-chip monitoring entries of an on-chip cache
JPH0528002A (ja) * 1991-07-24 1993-02-05 Nec Corp マイクロプロセツサ
JP2731692B2 (ja) * 1993-04-28 1998-03-25 日本電気アイシーマイコンシステム株式会社 デバッグ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020028565A (ko) * 2000-10-10 2002-04-17 이용일 광 변조기 및 그 제조방법

Also Published As

Publication number Publication date
US5544307A (en) 1996-08-06
DE69411096D1 (de) 1998-07-23
DE69411096T2 (de) 1999-02-25
EP0638864A1 (en) 1995-02-15
JPH0744419A (ja) 1995-02-14
EP0638864B1 (en) 1998-06-17
KR970011214B1 (ko) 1997-07-08

Similar Documents

Publication Publication Date Title
KR100327854B1 (ko) 캐시메모리시스템
KR950006607A (ko) 마이크로컴퓨터 개발 지원 장치
KR900016866A (ko) 데이타 처리 시스템
JPH06314213A (ja) デバッグ装置
US4447876A (en) Emulator control sequencer
KR890002779A (ko) 데이타 처리 장치
DE69728632D1 (de) Einzelne Schrittausführung von Prozessor- und Teilsystempipelines während der Fehlersuche in einem Datenverarbeitungssystem
KR860007589A (ko) 데이터 처리장치
KR970016975A (ko) 하나 이상의 보조 프로세서에 대한 유효 어드레스 변환을 포함하는 정보 핸들링 시스템
KR940003318B1 (ko) 캐시 메모리를 구비한 프로세서
US6505309B1 (en) Processing unit and method of debugging the processing unit
KR930002935A (ko) 정보 처리 장치
KR900013413A (ko) 디지탈 신호 처리 장치
JPS58197553A (ja) プログラム監視装置
KR100705872B1 (ko) 몇몇의 명령원으로부터의 명령 실행 프로세서 및 방법
KR930001061A (ko) 마이크로 컴퓨터
KR890002764A (ko) 데이타 처리시스템에서의 비동기 프로그램 인터럽트 사건의 제어용 장치 및 그방법
KR890016475A (ko) 다이렉트 메모리 액세스 제어장치
KR940007675A (ko) 데이타프로세서 및 이것을 사용하는 디버그장치
KR950001057B1 (ko) 마이크로 프로세서(micro processor)
EP0525672A2 (en) Microprocessor with program tracing
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JP2859048B2 (ja) マイクロコンピュータ
KR930008608A (ko) 데이타 처리장치
KR930004433B1 (ko) 직접제어가 가능한 캐쉬메모리

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041012

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee