KR970014450A - 저속의 액세스 링크를 고속의 시간 멀티플렉싱된 스위치 구조에 인터페이싱하기 위한 방법 및 장치 - Google Patents

저속의 액세스 링크를 고속의 시간 멀티플렉싱된 스위치 구조에 인터페이싱하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR970014450A
KR970014450A KR1019960035924A KR19960035924A KR970014450A KR 970014450 A KR970014450 A KR 970014450A KR 1019960035924 A KR1019960035924 A KR 1019960035924A KR 19960035924 A KR19960035924 A KR 19960035924A KR 970014450 A KR970014450 A KR 970014450A
Authority
KR
South Korea
Prior art keywords
high speed
time slot
links
switch structure
access links
Prior art date
Application number
KR1019960035924A
Other languages
English (en)
Inventor
제임스 코스 리차드
리 파웰스키 로버트
Original Assignee
데니스. 제이. 윌리암슨
에이 티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데니스. 제이. 윌리암슨, 에이 티 앤드 티 코포레이션 filed Critical 데니스. 제이. 윌리암슨
Publication of KR970014450A publication Critical patent/KR970014450A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/06—Time-space-time switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 비교적 저속의 TRM 액세스 링크를 갖는 통신 시스템에서 사용하기 위한 고속 시간 멀티플렉싱 스위치(TMS) 구조 유닛에 관한 것이다. 저속의 액세스 링크로부터 신호를 수신하기 위해, 본 발명의 TMS 구조 유닛은 각각의 프로그램가능한 멀티플렉서가 소정수의 액세스 링크에 접속되는 다수의 프로그램가능한 멀티플렉서로 구성된다. 각각의 액세스 링크는 비교적 큰 수 M. 예를들어, 100개의 시간 슬롯을 갖는다. 프로그램가능한 멀티플렉서는 액세스 링크의 내용을 두 개의 고속 링크 상에 둔다. 고속 링크의 속도는 최소한 액세스 링크 속도의 J배가 되어 액세스 링크상의 각 시간 슬롯에 대해 각각의 고속 링크상에 최소한 J개의 고정된 시간 슬롯군이 있다. 두 개의 고속 링크는 각각 최소한 한 개의 고속 TMS 구조에 신호를 전송하며 고속 링크의 속도는 고속 TMS 구조의 재조정률에 매칭된다. 고속 구조로부터의 신호를 저속 액세스 링크에 전송하기 위해, 상기 설명된 장치는 반드시 이중화되어 두 고속 링크는 TMS 구조를 프로그램가능의 디멀티플렉서에 접속시킨다. 프로그램가능의 디멀티플렉서는 고속 링크상의 J개의 고정된 시간 슬롯군의 내용을 J개의 액세스 링크에 전송한다. TMS구조는 프로그램가능한 멀티플렉서 및 디멀티플렉서로부터 나온 고속 링크들간의 비차단(non-blocking)공간 분할 스위치이다.

Description

저속의 액세스 링크를 고속의 시간 멀티플렉싱된 스위치 구조에 인터페이싱 하기 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도2는 본 발명의 TMS 구조 유닛의 블럭도,
도3은 본 발명의 TMS 구조 유닛의 동작을 설명하는 테이블도,
도4는 본 발명의 TMS 구조 유닛의 대안의 실시예를 도시한 도면,
도5는 본 발명의 TMS 구조 유닛의 또 다른 대안의 실시예를 도시한 도면,
도6은 본 발명의 스위치 구조 유닛의 동작 방법을 설명하는 흐름도.

Claims (23)

  1. 제1다수의 저속 액세스 링크 및 제2다수의 저속 액세스 링크를 고속 스위치 구조에 인터페이싱하는 장치에 있어서, 고속 스위치 구조와; 상기 제1다수의 저속 액세스 링크에 접속된 멀티플렉서와; 상기 제2다수의 저속 액세스 링크에 접속된 디멀티플렉서와; 상기 멀티플렉서를 상기 고속 스위치 구조에 접속시키는 최소한 한 개의 고속 링크와; 상기 디멀티플렉서를 상기 고속 스위치 구조에 접속시키는 최소한 한 개의 고속 링크 및; 상기 제1다수의 저속 액세스 링크의 내용이 상기 제2다수의 저속 액세스 링크에 전송되도록 상기 고속 스위치 구조, 상기 디멀티플렉서, 및 상기 멀티플렉서의 구성을 제어하는 제어 수단을 구비하는 것을 특징으로 하는 인터페이싱 장치.
  2. 제1항에 있어서, 최소한 두 개의 고속 링크에 의해 상기 고속 스위치 구조에 각각 접속된 다수의 멀티플렉서 및, 최소한 두 개의 고속 링크에 의해 상기 고속 스위치 구조에 각각 접속된 다수의 디멀티플렉서를 또한 구비하는 것을 특징으로 하는 인터페이싱 장치.
  3. 제1항에 있어서, 상기 고속 링크의 속도는 최소한 상기 고속 스위치 구조의 재조 성률만큼 빠른 것을 특징으로 하는 인터페이싱 장치.
  4. 제1항에 있어서, 상기 제1다수의 저속 액세스 링크 및 상기 제2다수의 저속 액세스 링크는 다수의 통신 트렁크 또는 라인과 인터페이싱하는 수단에 접속되는 것을 특징으로 하는 인터페이싱 장치.
  5. 제2항에 있어서, J개의 저속 액세스 링크는 상기 멀티플렉서 및 상기 디멀티플렉서에 각각 접속되며, J는 정수인 것을 특징으로 하는 인터페이싱 장치.
  6. 제5항에 있어서, 상기 고속 링크의 속도는 최소한 각각의 액세스 링크 속도의 J배인 것을 특징으로 하는 인터페이싱 장치.
  7. 제5항에 있어서, 각각의 액세스 링크 시간 슬롯에 대해, 상기 각각의 고속 링크상에 J개의 해당 시간 슬롯군이 있는 것을 특징으로 하는 인터페이싱 장치.
  8. 제7항에 있어서, 한 개의 액세스 링크 시간 슬롯 주기동안, 프로그램 멀티플렉서는 상기 각각의 고속 링크상에 고정된 해당하는 군을 채우는 것을 특징으로 하는 인터페이싱 장치.
  9. 제7항에 있어서, 상기 멀티플렉서 및 디멀티플렉서는 각각 1액세스 링크 시간 슬롯 주기동안 시간 슬롯 내용을 유지하는 메모리 수단을 표함하고 상기 모든 액세스 링크의 내용은 상기 고속 액세스 링크상의 고정된 시간 슬롯군에 동시에 전송되는 것에 특징으로 하는 인터페이싱 장치.
  10. 제1항에 있어서, 상기 제어 수단은 상기 멀티플렉서 및 디멀티플렉서의 구성을 제어하기 위한 제어 유닛을 포함하는 것을 특징으로 하는 인터페이싱 장치.
  11. 제10항에 있어서, 상기 제어 수단은 상기 장치를 통해 접속을 완료하기 위해 시간 슬롯을 판단하는 프로세서를 또한 포함하며, 상기 프로세서는 상기 멀티플렉서 및 상기 디멀티플렉서에 대해 상기 제어 유닛의 상기 시간 슬롯 식별을 제공하는 것을 특징으로 하는 인터페이싱 장치.
  12. 제1항에 있어서, 상기 제어 수단은 상기 고속 스위치 구조의 구성을 제어하기 위한 제어 유닛을 포함하는 것을 특징으로 하는 인터페이싱 장치.
  13. 제11항에 있어서, 상기 스위치 구조의 프로세서는 접속될 상기 액세스 링크상의 시간 슬롯 식별을 포함한 요구에 응답하여 상기 경로 탐색을 실행하는 것을 특징으로 하는 인터페이싱 장치.
  14. 통신 네트워크에서 사용하기 위해 다수의 트렁크 및 또는 라인을 호스팅하는 스위칭 시스템에 있어서, 고속 스위치 구조와; 상기 고속 스위치 구조를 멀티플렉서에 접속시키는 제1다수의 고속 링크와; 상기 고속 스위치 구조를 디멀티플렉서에 접속시키는 제2다수의 고속 링크 및; 제1군의 트렁크 및 라인과 상기 멀티플렉서에 접속된 제1다수의 저속 링크 및 제2군의 트렁크 및 라인과 상기 디멀티플렉서에 접속된 제2다수의 저속 링크를 구비하며, 상기 제1군은 상기 제2군에 접속될 수 있는 것을 특징으로 하는 스위칭 시스템.
  15. 제14항에 있어서, 최소한 한 개의 추가 고속 스위치를 더 포함하는 것을 특징으로 하는 스위칭 시스템.
  16. 제14항에 있어서, 최소한 한 개의 추가 디멀티플렉서 및 멀티플렉서를 더 포함하는 것을 특징으로 하는 스위칭 시스템.
  17. 제14항에 있어서, 상기 고속 스위치 구조는 최소한 두 개의 시간 슬롯 인터체인저에 접속되는 것을 특징으로 하는 스위칭 시스템.
  18. 제17항에 있어서, 최소한 두 개의 상기 슬롯 인터체인저가 비동기 전송 모드 스위치에 접속되는 것을 특징으로 하는 스위칭 시스템.
  19. 제1다수의 저속 액세스 링크 및 제2다수의 저속 액세스 링크를 고속 스위치 구조에 인터페이싱시키고 상기 저속의 액세스 링크는 내용 전송을 위한 시간 슬롯을 포함하는 인터페이싱 장치에 있어서, 고속 스위치 구조와; 상기 제1다수의 저속 액세스 링크로부터의 내용을 상기 고속 스위치 구조에 전송하는 제1수단과; 상기 고속 스위치 구조로부터의 내용을 상기 제2다수의 저속 액세스 링크에 전송하는 제2수단 및; 상기 제1다수의 액세스 링크로부터의 내용을 상기 제2다수의 액세스 링크에 전송하기 위해 상기 제1수단 및 상기 제2수단을 제어하는 수단을 구비하며, 상기 제1수단은 상기 제1다수의 액세스 링크의 각각으로부터 1시간 슬롯의 내용을 얻고 고정된 시간 슬롯군을 생성하는 수단을 포함하며, 상기 고정된 시간 슬롯군은 상기 제1다수의 액세스 링크 각각으로부터의 1시간 슬롯의 내용을 포함하고, 상기 제1수단은 상기 고속 스위치 구조에 상기 고정된 시간 슬롯군의 내용을 전송하며, 상기 제2수단은 상기 고정된 시간 슬롯군의 내용을 수신 및 그 내용을 상기 제2다수의 저속 액세스 링크상의 시간 슬롯에 제공하는 수단에 대해, 상기 고속 스위치 구조로부터 상기 고정된 시간 슬롯군의 내용을 전송하는 수단을 포함하는 것을 특징으로 하는 인터페이싱 장치.
  20. 제19항에 있어서, 상기 내용을 얻는 수단을 멀티플렉서를 포함하는 것을 특징으로 하는 인터페이싱 장치.
  21. 제19항에 있어서, 상기 전용수단은 다수의 고속 링크를 포함하는 것을 특징으로 하는 인터페이싱 장치.
  22. 제19항에 있어서, 상기 수신 수단은 디멀티플렉서를 포함하는 것을 특징으로 하는 인터페이싱 장치.
  23. 제1다수의 저속 액세스 링크 및 제2다수의 저속 액세스 링크를 고속의 스위치 구조에 인터페이싱하고 각각의 상기 저속 액세스 링크는 내용 전송을 위한 시간 슬롯을 포함하는 인터세이싱 방법에 있어서, 상기 제1다수의 저속 액세스 링크로부터의 내용을 상기 고속 스위치 구조에 전송하며, 상기 제1다수의 액세스 링크의 각각의 링크로부터 1시간 슬롯의 내용을 얻고 고정된 시간 슬롯을 생성하며, 상기 고정된 시간 슬롯군은 상기 제1다수의 액세스 링크의 각각으로부터의 1시간 슬롯의 내용을 포함하고 그 내용을 상기 고속 스위치 구조에 전송하는 단계 및; 상기 고속 스위치 구조로부터의 내용을 상기 제2다수의 저속 액세스 링크에 전송하는 단계로서, 상기 고속 스위치 구조로부터의 고정된 시간 슬롯군의 내용을 상기 시간 슬롯군의 내용 수신 수단에 전송하는 단계 및 상기 제2다수의 저속 액세스 링크와 각 링크상의 시간 슬롯에 상기 내용을 제공하는 단계를 포함하는 전송단계로 구성되며, 상기 제1다수의 액세스 링크로부터의 내용을 상기 제2다수의 액세스 링크에 전송하는 제1전송 수단 및 제2전송 수단을 제어하기 위한 수단을 또한 구비하는 것을 특징으로 하는 인터페이싱 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960035924A 1995-08-31 1996-08-28 저속의 액세스 링크를 고속의 시간 멀티플렉싱된 스위치 구조에 인터페이싱하기 위한 방법 및 장치 KR970014450A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/522,216 US5696761A (en) 1995-08-31 1995-08-31 Method and apparatus for interfacing low speed access links to a high speed time multiplexed switch fabric
US522,216 1995-08-31

Publications (1)

Publication Number Publication Date
KR970014450A true KR970014450A (ko) 1997-03-29

Family

ID=24079956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960035924A KR970014450A (ko) 1995-08-31 1996-08-28 저속의 액세스 링크를 고속의 시간 멀티플렉싱된 스위치 구조에 인터페이싱하기 위한 방법 및 장치

Country Status (5)

Country Link
US (1) US5696761A (ko)
EP (1) EP0760591A3 (ko)
JP (1) JPH09139746A (ko)
KR (1) KR970014450A (ko)
CA (1) CA2175853C (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9603908L (sv) * 1996-10-25 1998-04-26 Ericsson Telefon Ab L M Omkonfigurering av multiplexor
US6298038B1 (en) * 1997-04-24 2001-10-02 Nortel Networks Limited Transparent transport
US6151315A (en) * 1997-06-02 2000-11-21 At&T Corp Method and apparatus for achieving fabric independent routing technique
US6049542A (en) * 1997-12-31 2000-04-11 Samsung Electronics Co., Ltd. Scalable multistage interconnection network architecture and method for performing in-service upgrade thereof
US6526021B1 (en) * 1998-04-03 2003-02-25 Alcatel Network Systems, Inc. Clear channel 1:N SONET transport system and method
US6546022B1 (en) * 1998-04-03 2003-04-08 Sprint Communications Company, L.P. Method, system and apparatus for processing information in a telecommunications system
JP3738378B2 (ja) * 1998-05-08 2006-01-25 富士通株式会社 システム構成設定方法及び伝送装置
FR2782430B1 (fr) * 1998-08-13 2004-05-28 Bull Sa Procede et interface d'interconnection mettant en oeuvre des liaisons serie haut-debit
EP1112641A2 (en) 1998-09-11 2001-07-04 Sharewave, Inc. Method and apparatus for accessing a computer network communication channel
US6765919B1 (en) * 1998-10-23 2004-07-20 Brocade Communications Systems, Inc. Method and system for creating and implementing zones within a fibre channel system
EP1032165A1 (en) * 1999-02-26 2000-08-30 International Business Machines Corporation Method of assembling segmented frames of data transmitted over a backbone
US6980544B2 (en) * 1999-07-14 2005-12-27 Telefonaktiebolaget Lm Ericsson (Publ) Combining narrowband applications with broadband transport
US7082127B1 (en) * 2000-07-28 2006-07-25 Marconi Intellectual Property (Ringfence), Inc. Synchronous dynamic register updating across a distributed system
US7327748B2 (en) * 2002-01-28 2008-02-05 Alcatel Lucent Enterprise switching device and method
US20040105388A1 (en) * 2002-12-02 2004-06-03 David Wilkins Router node with control fabric and resource isolation therein
WO2004093357A1 (ja) * 2003-04-17 2004-10-28 Fujitsu Limited 伝送ネットワークシステム
WO2006054704A1 (ja) * 2004-11-18 2006-05-26 Nec Corporation スイッチ装置、スイッチ方法及びスイッチ制御用プログラム
EP2437442B1 (en) * 2010-09-30 2013-02-13 Alcatel Lucent Device and method for switching data traffic in a digital transmission network

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4817083A (en) * 1987-03-06 1989-03-28 American Telephone And Telegraph Company At&T Bell Laboratories Rearrangeable multiconnection switching networks employing both space division and time division switching
US4979164A (en) * 1989-05-24 1990-12-18 At&T Bell Laboratories Switching system reliability
JP2675147B2 (ja) * 1989-07-14 1997-11-12 株式会社日立製作所 通信方法
US5005171A (en) * 1990-01-09 1991-04-02 At&T Bell Laboratories Telecommunication transmission format suited for network-independent timing environments
US5351236A (en) * 1992-10-20 1994-09-27 At&T Bell Laboratories Multirate, sonet-ready, switching arrangement
US5329524A (en) * 1992-10-20 1994-07-12 At&T Bell Laboratories TDM circuit-switching arrangement that handles frames of different sizes
US5323390A (en) * 1992-10-20 1994-06-21 At&T Bell Laboratories Multirate, sonet-ready, switching arrangement
JPH07123067A (ja) * 1993-10-20 1995-05-12 Hitachi Ltd 多重化装置

Also Published As

Publication number Publication date
CA2175853A1 (en) 1997-03-01
CA2175853C (en) 1999-09-28
JPH09139746A (ja) 1997-05-27
EP0760591A2 (en) 1997-03-05
EP0760591A3 (en) 2000-05-17
US5696761A (en) 1997-12-09

Similar Documents

Publication Publication Date Title
KR970014450A (ko) 저속의 액세스 링크를 고속의 시간 멀티플렉싱된 스위치 구조에 인터페이싱하기 위한 방법 및 장치
US5493565A (en) Grooming device for streamlining a plurality of input signal lines into a grouped set of output signals
KR860002763A (ko) 패킷스위칭회로망 및 그 스위칭방법
KR970701958A (ko) 고속교환네트워크구조(High-speed switched network architecture)
KR970056414A (ko) 확장 구조를 갖는 에이티엠(atm) 계층 기능 처리 장치
KR900006868A (ko) 비동기 시분할 스위치
JP3348265B2 (ja) 架間転送制御方式
DK149250B (da) Fremgangsmaade og apparat til adressering af en koblingshukommelse i en transitcentral for synkrone datasignaler
JPH08107573A (ja) 回線インタフェース装置
KR880004661A (ko) 스위칭 시스템
CA2064987C (en) A synchronous control method in a plurality of channel units
KR100246998B1 (ko) 교환시스템에서시분할스위치장치
JPH08149104A (ja) 時分割多重通信方式
US5471465A (en) Exchange having overdimensioned digital switching network
KR100204061B1 (ko) 에이티엠 교환시스템에서의 시험기능을 구비한 가입자제어모듈
KR0143853B1 (ko) 시분할 다중변환 다중화 장치
KR100194629B1 (ko) Atm 다중채널 스위치를 이용한 atm 크로스 커넥트 시스템
JP2588226B2 (ja) 時分割多重装置
KR900012502A (ko) 선로 집중화 시스템
JP2001054180A (ja) 多重化処理装置
JPH06244939A (ja) 加入者線試験装置制御方式
JPH01204540A (ja) 制御信号伝送方式
EP1298867A1 (en) Master-slave communication system and method for a network element
JP3024163B2 (ja) 同期多重端局装置
KR930009278A (ko) 155Mbps급 동기식 전송시스템의 저속 다중 절체기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application