JP3024163B2 - 同期多重端局装置 - Google Patents
同期多重端局装置Info
- Publication number
- JP3024163B2 JP3024163B2 JP2098490A JP9849090A JP3024163B2 JP 3024163 B2 JP3024163 B2 JP 3024163B2 JP 2098490 A JP2098490 A JP 2098490A JP 9849090 A JP9849090 A JP 9849090A JP 3024163 B2 JP3024163 B2 JP 3024163B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- read
- signal
- output
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル通信の同期多重端局装置に利用
する。特に、同期多重端局装置の装置内クロックフレー
ムパルス供給方式に関するものである。
する。特に、同期多重端局装置の装置内クロックフレー
ムパルス供給方式に関するものである。
〔概要〕 本発明は同期多重端局装置において、 エラスティックバッファメモリの読出クロックパルス
および読出フレームパルスをデータ信号からではなく独
立して供給することにより、 データ信号に付随して伝送されてくる書込クロックパ
ルスおよび書込フレームパルスに障害が発生しても高速
側出力信号に瞬断を発生させないようにしたものであ
る。
および読出フレームパルスをデータ信号からではなく独
立して供給することにより、 データ信号に付随して伝送されてくる書込クロックパ
ルスおよび書込フレームパルスに障害が発生しても高速
側出力信号に瞬断を発生させないようにしたものであ
る。
第2図は従来例の同期多重端局装置のブロック構成図
である。
である。
従来、同期多重端局は、第2図に示すように複数の構
成部分に分かれ、各構成部分から伝送されてくるデータ
信号の組を選択して多重化していた。
成部分に分かれ、各構成部分から伝送されてくるデータ
信号の組を選択して多重化していた。
第2図は送信側を示す。この同期多重端局装置は、二
つの架A、Bに分かれ、その間は同軸ケーブル等の伝送
媒体で接続され、主信号(データ信号、クロックパルス
およびフレームパルス)が伝送される構成である。架A
および架Bには、それぞれ装置内アクセスパルス発生部
1、2があり、ここで局内網同期装置から同一周波数の
クロック信号C1、C2を受信し、装置内のクロックパルス
とフレームパルスを発生して架内各部に供給している。
低速側入力信号I1、I2は、それぞれ低速側信号処理部
3、4でオーバヘッドの終端および装置内クロックパル
スへの乗せ替えなどの信号処理を受け、接続スイッチ7
に送られる。
つの架A、Bに分かれ、その間は同軸ケーブル等の伝送
媒体で接続され、主信号(データ信号、クロックパルス
およびフレームパルス)が伝送される構成である。架A
および架Bには、それぞれ装置内アクセスパルス発生部
1、2があり、ここで局内網同期装置から同一周波数の
クロック信号C1、C2を受信し、装置内のクロックパルス
とフレームパルスを発生して架内各部に供給している。
低速側入力信号I1、I2は、それぞれ低速側信号処理部
3、4でオーバヘッドの終端および装置内クロックパル
スへの乗せ替えなどの信号処理を受け、接続スイッチ7
に送られる。
また、低速側入力信号I3、I4は、それぞれ低速側信号
処理部5、6で同様の処理を受け、接続スイッチ8に送
られる。接続スイッチ7、8は同軸ケーブルなどの伝送
媒体を介して接続され、その相互距離は変わることがあ
る。
処理部5、6で同様の処理を受け、接続スイッチ8に送
られる。接続スイッチ7、8は同軸ケーブルなどの伝送
媒体を介して接続され、その相互距離は変わることがあ
る。
低速側信号I1、I2の組または低速側入力信号I3、I4の
組が接続スイッチ7、8によって選択され、多重信号送
信部10で多重化されて高速側出力信号O1として伝送路に
送出される。エラスティックバッファメモリ9は多重化
前のデータの組の間の位相差吸収用であり、ここの書込
クロックパルスおよび書込フレームパルスは低速側入力
信号I1〜I4のそれぞれに付随して伝送されてくるものを
使用する。読出パルスは、2系統の書込用のクロックパ
ルスおよびフレームパルスのうちのどちらかを選択して
使用する。
組が接続スイッチ7、8によって選択され、多重信号送
信部10で多重化されて高速側出力信号O1として伝送路に
送出される。エラスティックバッファメモリ9は多重化
前のデータの組の間の位相差吸収用であり、ここの書込
クロックパルスおよび書込フレームパルスは低速側入力
信号I1〜I4のそれぞれに付随して伝送されてくるものを
使用する。読出パルスは、2系統の書込用のクロックパ
ルスおよびフレームパルスのうちのどちらかを選択して
使用する。
すなわち、低速側入力信号I1、I2の組が選択されてい
るときには、低速側入力信号I1、I2のいずれかのクロッ
クパルスおよびフレームパルスを使用し、低速側入力信
号I3、I4の組が選択されていれば、低速側入力信号I3、
I4のいずれかのクロックパルスおよびフレームパルスを
使用するものとする。その選択はクロックパルスおよび
フレームパルスの断検出の結果などを用いて読出パルス
切替えスイッチ13が行う。
るときには、低速側入力信号I1、I2のいずれかのクロッ
クパルスおよびフレームパルスを使用し、低速側入力信
号I3、I4の組が選択されていれば、低速側入力信号I3、
I4のいずれかのクロックパルスおよびフレームパルスを
使用するものとする。その選択はクロックパルスおよび
フレームパルスの断検出の結果などを用いて読出パルス
切替えスイッチ13が行う。
〔発明が解決しようとする課題〕 しかし、このような従来例の同期多重端局装置では、
多重化前のエラスティックバッファメモリ9の読出クロ
ックパルスおよび読出フレームパルスに書込クロックパ
ルスおよび書込フレームパルスを選択して使用している
ために、この切替えによるデータ信号の瞬断が発生する
欠点があった。たとえば、低速側入力信号I3、I4の組を
選択して多重化する場合に、はじめは低速側入力信号I3
に付随して伝送されてくるクロックパルスおよびフレー
ムパルスをエラスティックバッファメモリ9の読出用と
して使用していたとする。このときに、低速側信号処理
部5の電源を「オフ」にしたり、信号系統のいずれかに
故障が発生して、低速側入力信号I3に付随したクロック
パルスまたはフレームパルスが断になると、読出パルス
切替スイッチ13は低速側入力信号I4に付随したクロック
パルスおよびフレームパルスを読出用として使用するよ
うに切替える。この結果、高速側出力信号O1には、クロ
ック切替による瞬断が発生する。
多重化前のエラスティックバッファメモリ9の読出クロ
ックパルスおよび読出フレームパルスに書込クロックパ
ルスおよび書込フレームパルスを選択して使用している
ために、この切替えによるデータ信号の瞬断が発生する
欠点があった。たとえば、低速側入力信号I3、I4の組を
選択して多重化する場合に、はじめは低速側入力信号I3
に付随して伝送されてくるクロックパルスおよびフレー
ムパルスをエラスティックバッファメモリ9の読出用と
して使用していたとする。このときに、低速側信号処理
部5の電源を「オフ」にしたり、信号系統のいずれかに
故障が発生して、低速側入力信号I3に付随したクロック
パルスまたはフレームパルスが断になると、読出パルス
切替スイッチ13は低速側入力信号I4に付随したクロック
パルスおよびフレームパルスを読出用として使用するよ
うに切替える。この結果、高速側出力信号O1には、クロ
ック切替による瞬断が発生する。
本発明は上記の欠点を解決するもので、データ信号に
付随して伝送されてくる書込クロックパルスおよび書込
フレームパルスに障害が発生しても高速側出力信号に瞬
断を発生させない同期多重端局装置を提供することを目
的とする。
付随して伝送されてくる書込クロックパルスおよび書込
フレームパルスに障害が発生しても高速側出力信号に瞬
断を発生させない同期多重端局装置を提供することを目
的とする。
本発明は、読出クロックパルスおよび読出フレームパ
ルスに基づき高速側出力信号を出力するエラスティック
バッファメモリと、対応する局内網同期装置からのクロ
ック信号に基づきそれぞれクロックパルスおよびフレー
ムパルスを出力する複数の装置内アクセスパルス発生部
と、この複数の装置内アクセスパルス発生部の出力パル
スに基づき対応する低速側入力信号の信号処理をそれぞ
れ行う低速側信号処理部と、この各低速側信号処理部の
出力するデータ信号をそれぞれ切替えて前記エラスティ
ックバッファメモリに与える接続スイッチとを備えた同
期多重端局装置において、前記各低速側信号処理部の出
力するデータ信号からとは別に独立して読出クロックパ
ルスおよび読出フレームパルスをそれぞれ前記エラステ
ィックバッファメモリに与える読出パルス供給手段を備
え、この読出パルス供給手段は前記各装置内アクセスパ
ルス発生部の出力パルスをそれぞれ切替えて前記エラス
ティックバッファメモリに与える読出パルス切替手段を
含み、前記各読出パルス切替手段を互いに接続する経路
と対応する前記接続スイッチを互いに接続する経路とは
同一長であることを特徴とする。
ルスに基づき高速側出力信号を出力するエラスティック
バッファメモリと、対応する局内網同期装置からのクロ
ック信号に基づきそれぞれクロックパルスおよびフレー
ムパルスを出力する複数の装置内アクセスパルス発生部
と、この複数の装置内アクセスパルス発生部の出力パル
スに基づき対応する低速側入力信号の信号処理をそれぞ
れ行う低速側信号処理部と、この各低速側信号処理部の
出力するデータ信号をそれぞれ切替えて前記エラスティ
ックバッファメモリに与える接続スイッチとを備えた同
期多重端局装置において、前記各低速側信号処理部の出
力するデータ信号からとは別に独立して読出クロックパ
ルスおよび読出フレームパルスをそれぞれ前記エラステ
ィックバッファメモリに与える読出パルス供給手段を備
え、この読出パルス供給手段は前記各装置内アクセスパ
ルス発生部の出力パルスをそれぞれ切替えて前記エラス
ティックバッファメモリに与える読出パルス切替手段を
含み、前記各読出パルス切替手段を互いに接続する経路
と対応する前記接続スイッチを互いに接続する経路とは
同一長であることを特徴とする。
読出パルス供給手段は各低速側信号処理部の出力する
データ信号からとは別に独立して読出クロックパルスお
よび読出フレームパルスをそれぞれエラスティックバッ
ファメモリに与える。
データ信号からとは別に独立して読出クロックパルスお
よび読出フレームパルスをそれぞれエラスティックバッ
ファメモリに与える。
また、読出パルス供給手段として読出パルス切替手段
は各装置内アクセスパルス発生部の出力パルスをそれぞ
れ切替えてエラスティックバッファメモリに与える。
は各装置内アクセスパルス発生部の出力パルスをそれぞ
れ切替えてエラスティックバッファメモリに与える。
各読出パルス切替手段を互いに接続する経路と切替ス
イッチを互いに接続する対応する経路とは同一長である
ので装置が複数の構成部分に分かれ、かつその相互距離
が変わる場合に有効である。
イッチを互いに接続する対応する経路とは同一長である
ので装置が複数の構成部分に分かれ、かつその相互距離
が変わる場合に有効である。
以上のことによりデータ信号に付随して伝送されてく
る書込クロックパルスおよび書込フレームパルスに障害
が発生しても高速側出力信号に瞬断を発生させない優れ
た効果がある。
る書込クロックパルスおよび書込フレームパルスに障害
が発生しても高速側出力信号に瞬断を発生させない優れ
た効果がある。
本発明の実施例について図面を参照して説明する。第
1図は本発明一実施例同期多重端局装置のブロック構成
図である。第1図において、同期多重端局装置は、読出
クロックパルスおよび読出フレームパルスに基づき高速
側出力信号を出力するエラスティックバッファメモリ9
と、対応する局内網同期装置からのクロック信号に基づ
きそれぞれクロックパルスおよびフレームパルスを出力
する複数の装置内アクセスパルス発生部1、2と、装置
内アクセスパルス発生部1、2の出力パルスに基づき対
応する低速側入力信号の信号処理をそれぞれ行う低速側
信号処理部3〜6と、この各低速側信号処理部3〜6の
出力するデータ信号をそれぞれ切替えてエラスティック
バッファメモリ9に与える接続スイッチ7、8と、エラ
スティックバッファメモリ9の出力信号は多重して高速
側出力信号O1を出力する多重信号送信部と、エラスティ
ックバッファメモリ9、装置内アクセスパルス発生部
1、低速側信号処理部3、4、接続スイッチ7および多
重信号送信部を含む架Aと、装置内アクセスパルス発生
部2と、低速側信号処理部5、6および接続スイッチ8
とを含む架Bとを備える。
1図は本発明一実施例同期多重端局装置のブロック構成
図である。第1図において、同期多重端局装置は、読出
クロックパルスおよび読出フレームパルスに基づき高速
側出力信号を出力するエラスティックバッファメモリ9
と、対応する局内網同期装置からのクロック信号に基づ
きそれぞれクロックパルスおよびフレームパルスを出力
する複数の装置内アクセスパルス発生部1、2と、装置
内アクセスパルス発生部1、2の出力パルスに基づき対
応する低速側入力信号の信号処理をそれぞれ行う低速側
信号処理部3〜6と、この各低速側信号処理部3〜6の
出力するデータ信号をそれぞれ切替えてエラスティック
バッファメモリ9に与える接続スイッチ7、8と、エラ
スティックバッファメモリ9の出力信号は多重して高速
側出力信号O1を出力する多重信号送信部と、エラスティ
ックバッファメモリ9、装置内アクセスパルス発生部
1、低速側信号処理部3、4、接続スイッチ7および多
重信号送信部を含む架Aと、装置内アクセスパルス発生
部2と、低速側信号処理部5、6および接続スイッチ8
とを含む架Bとを備える。
ここで本発明の特徴とするところは、各低速側信号処
理部3〜6の出力するデータ信号からとは別に独立して
読出クロックパルスおよび読出フレームパルスをそれぞ
れエラスティックバッファメモリ9に与える読出パルス
供給手段を備えたことにある。
理部3〜6の出力するデータ信号からとは別に独立して
読出クロックパルスおよび読出フレームパルスをそれぞ
れエラスティックバッファメモリ9に与える読出パルス
供給手段を備えたことにある。
また、読出パルス供給手段は各装置内アクセスパルス
発生部1、2の出力パルスをそれぞれ切替えてエラステ
ィックバッファメモリ9に与える読出パルス切替手段2
1、22を架A、Bそれぞれに含む。
発生部1、2の出力パルスをそれぞれ切替えてエラステ
ィックバッファメモリ9に与える読出パルス切替手段2
1、22を架A、Bそれぞれに含む。
さらに、読出パルス切替手段21、22を互いに接続する
経路(同軸ケーブル)と接続スイッチ7、8を互いに接
続する対応する経路(同軸ケーブル)とは同一長であ
る。
経路(同軸ケーブル)と接続スイッチ7、8を互いに接
続する対応する経路(同軸ケーブル)とは同一長であ
る。
このような構成の同期多重端局装置の動作について説
明する。
明する。
第1図において、読出パルス切替手段21、22は、内部
に切替スイッチを持ち、かつ読出パルス手段21、22は同
軸ケーブル等で接続されている。読出パルス切替手段2
1、22を接続するケーブルの長さは、主信号の接続スイ
ッチ7、8を接続するケーブルの長さに等しくする。多
重化前のエラスティックバッファメモリ9の読出クロッ
クパルスおよび読出フレームパルスは、書込クロックパ
ルスおよび書込フレームパルスを選択して使用するので
はなく装置内アクセスパルス発生部1、2から独立して
供給する。
に切替スイッチを持ち、かつ読出パルス手段21、22は同
軸ケーブル等で接続されている。読出パルス切替手段2
1、22を接続するケーブルの長さは、主信号の接続スイ
ッチ7、8を接続するケーブルの長さに等しくする。多
重化前のエラスティックバッファメモリ9の読出クロッ
クパルスおよび読出フレームパルスは、書込クロックパ
ルスおよび書込フレームパルスを選択して使用するので
はなく装置内アクセスパルス発生部1、2から独立して
供給する。
低速側入力信号I1、I2の組を多重化するときには、装
置内アクセスパルス発生部1で発生したクロックパルス
およびフレームパルスをエラスティックバッファメモリ
9に供給し、低速側入力信号I3、I4の組を多重化すると
きには、装置内アクセスパルス発生部2で発生したクロ
ックパルスおよびフレームパルスをエラスティックメモ
リ9に供給するように、読出パルス切替手段21、22の内
部スイッチを切替える。このようにすると書込クロック
パルスおよび書込フレームパルスと読出クロックパルス
および読出フレームパルスを互いに完全に独立なものと
することができ、かつデータ信号の装置内径路長と読出
クロックパルスおよびフレームパルスの装置内径路長を
等しくすることができる。したがって多重化前のエラス
ティックバッファメモリ9の読出クロックパルスおよび
読出フレームパルスをデータ信号と同一径路長かつ別系
統で独立に供給することにより、データ信号に付随して
伝送されてくる書込クロックパルスまたは書込フレーム
パルスに障害が発生しても、読出クロックパルスおよび
読出フレームパルスが安定して供給されている限りデー
タ信号に瞬断を発生させない。
置内アクセスパルス発生部1で発生したクロックパルス
およびフレームパルスをエラスティックバッファメモリ
9に供給し、低速側入力信号I3、I4の組を多重化すると
きには、装置内アクセスパルス発生部2で発生したクロ
ックパルスおよびフレームパルスをエラスティックメモ
リ9に供給するように、読出パルス切替手段21、22の内
部スイッチを切替える。このようにすると書込クロック
パルスおよび書込フレームパルスと読出クロックパルス
および読出フレームパルスを互いに完全に独立なものと
することができ、かつデータ信号の装置内径路長と読出
クロックパルスおよびフレームパルスの装置内径路長を
等しくすることができる。したがって多重化前のエラス
ティックバッファメモリ9の読出クロックパルスおよび
読出フレームパルスをデータ信号と同一径路長かつ別系
統で独立に供給することにより、データ信号に付随して
伝送されてくる書込クロックパルスまたは書込フレーム
パルスに障害が発生しても、読出クロックパルスおよび
読出フレームパルスが安定して供給されている限りデー
タ信号に瞬断を発生させない。
また、選択されるデータ信号と同一径路長になるよう
に読出クロックパルスおよび読出フレームパルスを伝送
するために、装置が複数の構成部分に分かれ、かつその
相互距離が変わり得る場合により有効である。
に読出クロックパルスおよび読出フレームパルスを伝送
するために、装置が複数の構成部分に分かれ、かつその
相互距離が変わり得る場合により有効である。
以上説明したように、本発明は、データ信号に付随し
て伝送されてくる書込クロックパルスおよび書込フレー
ムパルスに障害が発生しても高速側出力信号に瞬断を発
生させない優れた効果がある。
て伝送されてくる書込クロックパルスおよび書込フレー
ムパルスに障害が発生しても高速側出力信号に瞬断を発
生させない優れた効果がある。
第1図は本発明一実施例同期多重端局装置のブロック構
成図。 第2図は本発明の同期多重端局装置のブロック構成図。 1、2…装置内アクセスパルス発生部、3〜6…低速側
信号処理部、7、8…接続スイッチ、9…エラスティッ
クバッファメモリ、10…多重信号送信部、21、22…読出
パルス切替手段、A、B…架、C1、C2…局内網同期装置
からのクロック信号、C3…読出パルス、I1〜I4…低速側
入力信号、O1…高速側出力信号。
成図。 第2図は本発明の同期多重端局装置のブロック構成図。 1、2…装置内アクセスパルス発生部、3〜6…低速側
信号処理部、7、8…接続スイッチ、9…エラスティッ
クバッファメモリ、10…多重信号送信部、21、22…読出
パルス切替手段、A、B…架、C1、C2…局内網同期装置
からのクロック信号、C3…読出パルス、I1〜I4…低速側
入力信号、O1…高速側出力信号。
Claims (1)
- 【請求項1】読出クロックパルスおよび読出フレームパ
ルスに基づき高速側出力信号を出力するエラスティック
バッファメモリと、対応する局内網同期装置からのクロ
ック信号に基づきそれぞれクロックパルスおよびフレー
ムパルスを出力する複数の装置内アクセスパルス発生部
と、この複数の装置内アクセスパルス発生部の出力パル
スに基づき対応する低速側入力信号の信号処理をそれぞ
れ行う低速側信号処理部と、この各低速側信号処理部の
出力するデータ信号をそれぞれ切替えて前記エラスティ
ックバッファメモリに与える接続スイッチとを備えた同
期多重端局装置において、 前記各低速側信号処理部の出力するデータ信号からとは
別に独立して読出クロックパルスおよび読出フレームパ
ルスをそれぞれ前記エラスティックバッファメモリに与
える読出パルス供給手段を備え、 この読出パルス供給手段は前記各装置内アクセスパルス
発生部の出力パルスをそれぞれ切替えて前記エラスティ
ックバッファメモリに与える読出パルス切替手段を含
み、 前記各読出パルス切替手段を互いに接続する経路と対応
する前記接続スイッチを互いに接続する経路とは同一長
である ことを特徴とする同期多重端局装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2098490A JP3024163B2 (ja) | 1990-04-13 | 1990-04-13 | 同期多重端局装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2098490A JP3024163B2 (ja) | 1990-04-13 | 1990-04-13 | 同期多重端局装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03296337A JPH03296337A (ja) | 1991-12-27 |
JP3024163B2 true JP3024163B2 (ja) | 2000-03-21 |
Family
ID=14221094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2098490A Expired - Lifetime JP3024163B2 (ja) | 1990-04-13 | 1990-04-13 | 同期多重端局装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3024163B2 (ja) |
-
1990
- 1990-04-13 JP JP2098490A patent/JP3024163B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03296337A (ja) | 1991-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH077935B2 (ja) | 時分割多重分離装置 | |
JP3024163B2 (ja) | 同期多重端局装置 | |
JP3202286B2 (ja) | Sdh光伝送方式における伝送路切替方式 | |
JP2722903B2 (ja) | 同期網無線電送システム | |
KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
JP2864703B2 (ja) | 光伝送路の二重化方式 | |
JPH01264427A (ja) | 伝送路切替方式 | |
JP2923363B2 (ja) | 信号処理ユニット | |
JPH0821877B2 (ja) | 冗長系を構成する現用、待機パッケージの切替制御方式 | |
JPH04294660A (ja) | 光加入者装置監視方式 | |
JP3040316B2 (ja) | 冗長系伝送路の終端回路 | |
JP2868398B2 (ja) | 伝送路切替装置 | |
KR100202991B1 (ko) | 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 | |
JPH04152727A (ja) | 同期多重端局装置 | |
JPH03272231A (ja) | 伝送路切替方式 | |
JP2776133B2 (ja) | 送端切替方式 | |
JPH0748714B2 (ja) | 回線切替装置 | |
KR100379254B1 (ko) | 분기 결합용 광 가입자 전송장치 | |
JPH04304725A (ja) | 伝送路切替方式 | |
JPH0685504B2 (ja) | 光端局装置 | |
JPH04157828A (ja) | 伝送装置におけるフレーム同期方式 | |
JPH0440120A (ja) | 同期網における無線端局の同期切替装置 | |
JP2001223725A (ja) | リングシステム構成装置 | |
KR20010065076A (ko) | 교환 시스템에서 서브하이웨이의 전송 지연 보상 회로 | |
KR970068313A (ko) | 공통버스 방식의 atm 교환 시스템 및 방법 |