JPH09139746A - 低速アクセスリンクを高速時間多重化スイッチ構成にインターフェイスするための方法と装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 低速アクセスリンクを有する既存の通信ネッ
トワークスイッチングシステムで高速スイッチ構成を実
現する。 【解決手段】 ＴＭＳ構成ユニット２５は、複数のプロ
グラマブルマルチプレクサ２６１〜２６Ｎからなる。Ｊ
本の各アクセスリンク３２Ｉ〜、３２Ｊは、Ｍ（例えば
１００）タイムスロットを運ぶ。プログラマブルマルチ
プレクサ２６１〜２６Ｎは、アクセスリンクの内容を２
つの高速リンク２８ａ、２８ｂ上に置く。高速リンクの
速度は、アクセスリンクの速度の少なくともＪ倍であ
る。２つの高速リンクの各々は、少なくとも１つの高速
ＴＭＳ構成に信号を配給し、高速リンク速度は、高速Ｔ
ＭＳ構成の再構成レートにマッチする。また高速構成か
ら低速アクセスリンクに信号を送信するため、２つの高
速リンクが高速ＴＭＳ構成をプログラマブルデマルチプ
レクサ４８１〜４８Ｎに接続するという点で、必須的に
二重化される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、低速アクセスリン
クを高速時間多重化スイッチ構成にインターフェイスす
るための方法と装置に関し、特に、本発明の方法と装置
の使用を通して低速アクセスリンクを有する既存の通信
ネットワークスイッチングシステムで高速スイッチ構成
を実現することに関する。

【０００２】

【従来の技術】典型的な通信ネットワークは、音声デー
タ回線上のステーションセット、マルチメディア機器等
のような顧客構内機器（ＣＰＥ）に接続され、また幹線
上で互いに接続された複数のスイッチングシステムを含
んでいることは知られている。スイッチングシステム
は、理解されるように、ＣＰＥ間の接続性を提供するた
めネットワークを通してコールを経路づける。ＳＳ７ネ
ットワークのようなコールコントロール信号ネットワー
クは、音声データネットワーク上にあり、音声データ信
号の経路付けを制御するための信号を提供する。コール
コントロール信号は、また、スイッチングシステムを通
して経路づけられる。スイッチングシステムは、遅延、
エラー、あるいは阻止が最少のコールで大量の信号トラ
ヒックを扱うことができなければならない。

【０００３】現在のスイッチングシステムは、一般に、
スイッチを通して信号を内部的に経路づけるための時間
多重化スイッチ構成を含んでいる。スイッチ構成は、接
続が入力と出力の間で選択的になされ、コールを経路づ
けるための経路を作り出すスイッチングシステムの一部
であることは理解されよう。例えば、スイッチ構成が物
理的なリンク対当たりまた単位時間当たりに作ることが
できる別々の接続の数が再構成レートである場合に、あ
る現在のスイッチは、１２５ミリ秒当たり２５６回の再
構成レート持つスイッチ構成を持っている。各リンクが
１２５ミリ秒当たり２５６のタイムスロットを運ぶ場
合、信号は、時間多重化アクセスリンクを介してその構
成から配給されあるいは受信される。アクセスリンクの
速度は、信号がアクセスリンクから受信されるレートで
スイッチ構成が入力信号を処理することができるよう
に、スイッチ構成の再構成レートと同じである。スイッ
チングシステム内の現在のトラヒック量を蓄積し、満足
できる阻止性能を達成するために、比較的大きな（例え
ば、１９２ｘ１９２）スイッチ構成が使用される。その
ようなスイッチ構成は、既存の電話サービスを経路づけ
るためには適当だが、最近の高速スイッチ構成と比べる
と比較的遅い。

【０００４】最新のスイッチ構成は、より高速な再構成
レートを提供する。例えば、ＡＴ＆Ｔにより開発され、
また１９９２年１０月に横浜で電子情報通信学会により
催されたのＸＩＶ国際スイッチングシンポジウムでの”
スペクトラネット、広帯域ＳＴＭ通信のための高速同期
スイッチ”で説明されたスペクトラネットのような既存
の高速スイッチ構成は、既存のスイッチングシステムに
より現在使用されているスイッチ構成より３０から４０
倍速いオーダーの再構成レートを持っている。これらの
構成の非常に速い再構成レートのため、より小さい高速
ＴＭＳ構成が、同じ非阻止性能を達成するため現在使用
されているスイッチ構成の代わりに使用できる。より小
さくより速いスイッチ構成は、スイッチングシステムで
現在使用されている構成より効率的で高くはないと言う
ことは明らかであろう。通信スイッチングシステムでの
スペクトラネット構成のような高速構成を使用すること
は、１９９４年７月１２日にパーカー等に発行された米
国特許番号５、３２９、２５４と１９９４年９月２７日
にパウエルスキーに発行された米国特許番号５、３５
１、２３６、及び１９９４年６月２１日にパウエルスキ
ーに発行された米国特許番号５、３２３、３９０に記載
されている。

【０００５】そのような高速スイッチ構成は既存の電話
サービスのための性能を増強するばかりでなく、アメリ
カ合衆国規格協会により提唱された同期デジタルハイア
ラーキー（ＳＤＨ）／同期光ネットワーク（ＳＯＮＥ
Ｔ）規格、デジタルハイアラーキー、光インターフェイ
スレート、及びフォーマット仕様に基づく同期輸送設備
の予期された成長は、新しい送信規格によりサポートさ
れた同期転送モード（ＳＴＭ）トラヒックを直接スイッ
チすることができるスイッチ構成を必要としている。Ｓ
ＯＮＥＴ／ＳＤＨ標準は、ビデオ、遠距離学習通信、ビ
デオテレフォニー、マルチメディア、ケーブルテレビジ
ョンのような同期輸送信号接続とスイッチされた仮想ト
リビュタリーに基づく高レートサービスを含む多用なサ
ービスネットワークをサポートする。

【０００６】高速スイッチ構成の使用による長所と進歩
は認識されるが、既存の通信ネットワークは、一般に、
比較的低速なスイッチ構成に信号を配給するための低速
スイッチ構成を含み、アクセスリンクの速度は、前に述
べたように、低速スイッチ構成の再構成レートに等し
い。高速スイッチ構成は、より高い再構成レートを持つ
ので、低速スイッチ構成を高速スイッチ構成で単に置き
換え、既存の低速アクセスリンク上に高速スイッチ構成
に信号を配給することは技術的に不可能である。既存の
低速アクセスリンクの全てを、そのリンクの速度が高速
スイッチ構成の再構成レートと同じである高速リンクで
置き換えることは、経済的にも商業的にも認められな
い。従って、既存のスイッチングシステムで高速スイッ
チ構成を使用するためには、スイッチングシステムに阻
止を生じない、あるいは遅延を増加させないように、既
存の低速アクセスリンクを高速スイッチ構成とインター
フェイスすることが必要である。また、その構成を通し
ての接続性は、少なくとも、低速アクセスリンクが低速
スイッチ構成に直接接続される場合に達成される既存の
接続性と同様でなければならない。

【０００７】こうして、高速スイッチ構成が 高速スイ
ッチ構成が既存のスイッチングシステムで使用できない
ような既存のスイッチングシステムで見つけられる低速
アクセスリンクにマッチしないという問題が存在する。

【０００８】

【発明の概要】本発明の方法と装置は、比較的低速のＴ
ＭＳアクセスリンクを持つ通信システムで使用するため
の高速時間多重化スイッチ（ＴＭＳ）構成を提供するこ
とにより上記問題を解決する。低速アクセスリンクから
信号を受信するために、本発明のＴＭＳ構成ユニット
は、複数のプログラマブルマルチプレクサからなる。こ
こで、各プログラマブルマルチプレクサは、アクセスリ
ンクの予め決められた数Ｊに接続されている。各アクセ
スリンクは、Ｍタイムスロットを運び、ここで、Ｍは、
比較的大きな数、例えば１００である。プログラマブル
マルチプレクサは、アクセスリンクの内容を２つの高速
リンク上に置く。高速リンクの速度は、アクセスリンク
上の各タイムスロットでは各高速リンク上の少なくとも
Ｊ個のタイムスロットの固定されたグループが存在する
ように、アクセスリンクの速度の少なくともＪ倍であ
る。２つの高速リンクは、少なくとも１つの高速ＴＭＳ
構成に信号を配給し、その高速リンクの速度は、高速Ｔ
ＭＳ構成の再構成レートにマッチする。高速構成から低
速アクセスリンクに信号を送信するために、上記の構成
は逆に使用される。２つの高速リンクは、高速ＴＭＳ構
成をプログラマブルデマルチプレクサに接続し、プログ
ラマブルデマルチプレクサは、高速リンク上の固定され
たＪタイムスロットのグループの内容をＪアクセスリン
クに配給する。ＴＭＳ構成は、プログラマブルマルチプ
レクサとプログラマブルなデマルチプレクサとを接続す
る高速リンク間の非阻止空間分割スイッチであり、プロ
グラマブルマルチプレクサとデマルチプレクサとは、既
存の低速アクセスリンクと高速リンクとの間にインター
フェイスを提供する。

【０００９】

【発明の実施の形態】本発明のシステムの動作は図１に
示され、また、ベックナー等に１９８６年５月２７日に
発行された米国特許４、５９２、０４８に述べられたＩ
ＳＤＮ電子式スイッチングシステムを参照して説明す
る。そのようなスイッチングシステムは、ＡＴ＆Ｔテク
ニカルジャーナル（Vol.64, No.6, パート２、１３０５
−１５６４頁、１９８５年７月／８月）に説明され、Ａ
Ｔ＆Ｔにより製造される５ＥＳＳファミリーのスイッチ
の１つからなる。そのようなスイッチングシステムのア
ーキテクチャーは、ハブを形成し複数のスイッチモジュ
ール６を有する通信モジュール４と、それから発せられ
る管理モジュール８とを具備する。各スイッチモジュー
ル６は、プロセッサ７とローカルデータベース９により
制御され、各スイッチモジュール６は、コール処理、時
分割スイッチング、及びそれが接続された回線と幹線の
ために信号処理を提供する。回線ユニット１０は、顧客
構内機器１３に接続する顧客回線１１へのインターフェ
イスを提供し、幹線ユニット１２は、スイッチのような
ネットワーク１７の他の要素に接続する幹線１５へのイ
ンターフェイスを提供する。回路ユニット１４は、トー
ン、アナウンスメント、記録されたメッセージ、トーン
複合化等を提供する。管理モジュール８は、メインテナ
ンスコントロール、クラフトインターフェイス、テキス
トとデータのベース管理、コールの経路付け、及びタイ
ムスロット割り当てのような集中化されることが可能な
機能を提供する。管理モジュール８は、ＡＴ＆Ｔ３ Ｂ
２１Ｄ二重プロセッサ１６とメインメモリストア１８の
ようなコントロールユニットからなる。いくつかのシス
テムでは、管理モジュールは、管理機能のいくつかを達
成するセパレートプロセッサ（図示せず）により助けら
れる。管理モジュール８は、また、スイッチングシステ
ム２と端末、プリンタ等のような周辺装置２２との間の
通信を提供する入出力プロセッサ２０を具備してもよ
い。通信モジュール４は、スイッチングシステムのハブ
であり、データリンク１９上で管理モジュール８と通信
し、低速アクセスリンク３２上でスイッチモジュール６
と通信する。通信モジュール４は、管理モジュール対ス
イッチモジュール及びスイッチモジュール対スイッチモ
ジュールのメッセージ通信を提供するメッセージスイッ
チと、音声とデータの通信とクロック配給のためのスイ
ッチモジュール対スイッチモジュールとスイッチモジュ
ール対管理モジュールのタイムスロット接続を提供する
時間多重化スイッチとからなる。通信モジュール４のメ
ッセージスイッチは、本発明の高速ＴＭＳ構造ユニット
２５を具備する。前に述べたスイッチアーキテクチャー
は、特にＡＴ＆Ｔ ５ＥＳＳスイッチに関連するが、本
発明のスイッチ構造ユニットは、いずれのスイッチでも
使用可能であり、その特定のスイッチアーキテクチャー
は変わる。

【００１０】図２を参照して、本発明のＴＭＳ構造ユニ
ット２５は、非阻止（ブロッキング）空間分割スイッチ
である高速スイッチ構造２４を具備し、そのスイッチは
以下で説明するように、コントロールメモリ２７の内容
に基づいて各高速リンクタイムスロット期間に対してク
ロス接続を構成する。高速スイッチ構造２４は、上記の
スペクトラネット構造、あるいは同様な高速構造からな
る。本発明のＴＭＳ構造ユニット２５は、高速スイッチ
構造が比較的低速のアクセスリンクと共に使用される場
合、どのシステムでも動作するように意図されているこ
とは明らかである。

【００１１】スイッチ構造２４は、デュアルポートメモ
リ２７とプロセッサ２９からなるコントロールユニット
を具備する。デュアルポートメモリ２７は、スイッチ構
造の構成を命令するＴＭＳ構造ユニットプロセッサ３７
から入力を受信する。メモリ２７により受信された入力
は、スイッチ構造の構成を制御するプロセッサ２９によ
り使用される。スイッチ構造構成を制御するプロセッサ
２９とメモリ２７の動作は、パーカーに１９９４年７月
１２日に発行された米国特許５、３２９、５２４に詳細
に述べられている。

【００１２】ＴＭＳ構造ユニット２５の受信側は、複数
のプログラマブルマルチプレクサ２６１から２６Ｎを具
備し、それぞれが高速リンク２８ａと２８ｂ上でＴＭＳ
構造と通信する。同様に、通信モジュール４の通信側
は、複数のデマルチプレクサ３０１から３０Ｎを具備
し、各々はまた、高速リンク３５ａと３５ｂ上でＴＭＳ
構造２４と通信する。高速のリンク２８ａ、２８ｂ、３
５ａ、３５ｂは、スイッチ構造２４の再構成に合致す
る。マルチプレクサ２６１から２６Ｎとデマルチプレク
サ３０１から３０Ｎの各々は、複数の比較的低速のアク
セスリンク３２１から３２Ｊ上で信号を受信する。アク
セスリンク３２１から３２Ｊは、図１を参照して説明さ
れたスイッチモジュール間のスイッチ内信号を受信し送
信するためのスイッチモジュール６にＴＭＳ構造ユニッ
ト２５を接続する。信号の流れは一方向だが、各スイッ
チモジュールは、信号が各スイッチモジュールから受信
され、それに送信されることができるように、図示され
た構成が各スイッチモジュールに対して二重化されてい
るように信号を送信するのと同様に受信する。プログラ
マブルのマルチプレクサとデマルチプレクサは、マルチ
プレクサとデマルチプレクサを通しての接続が望ましい
高速リンク２８ａ、２８ｂ、３５ａ、３５ｂ上のタイム
スロットにアクセスリンク３２１から３２Ｊ上のタイム
スロットを接続させる望ましいシーケンスでなされるこ
とができるように装置の構成を制御するためのプロセッ
サとメモリからなるコントロールユニットを具備する。
図示された実施例では、各マルチプレクサとデマルチプ
レクサには、それ自身のメモリとプロセッサが提供され
るが、単一のプロセッサとメモリが多数のマルチプレク
サとデマルチプレクサにより共有されてもよいであろ
う。更に、マルチプレクサ２６１から２６Ｎとデマルチ
プレクサ３０１から３０Ｎの各々は、望まれるなら、ス
イッチ構造を通して信号を送信すること無しにマルチプ
レクサ／デマルチプレクサを通して接続がなされること
ができるように結合されたマルチプレクサ／デマルチプ
レクサにより置き換えられるであろう。

【００１３】各アクセスリンク３２１から３２Ｊは、Ｍ
個のタイムスロットを運び、ここで、Ｍは、例えば１０
０のような比較的大きな数である。各高速リンク２８
ａ、２８ｂ、３５ａ、３５ｂの速度（ビットレート）
は、各アクセスリンク３２１から３２Ｊの速度（ビット
レート）の少なくともＪ倍であり、ここで、Ｊは、マル
チプレクサ２６１から２６Ｎとデマルチプレクサ３０１
から３０Ｎの各々上でのアクセスリンクの数である。こ
うして、各アクセスリンクのタイムスロットでは、各高
速リンク上に少なくともＪ個のタイムスロットが存在す
る。

【００１４】更に、各アクセスリンクタイムスロットで
は、各高速リンク上にＪ個のタイムスロットの対応する
固定グループが存在する。こうして、図３の表１に示さ
れるように、各高速リンク上のタイムスロットＨＳ１か
らＨＳＪは、アクセスリンク上の対するＬＳ１に対応す
る固定グループであり、タイムスロットＨＳＪ＋１から
ＨＳ２Ｊはアクセスリンク上のタイムスロットＬＳ２に
対応する高速リンク上の固定グループである。以下同様
である。各高速リンク２８ａ、２８ｂ、３５ａ、３５ｂ
は、タイムスロットのＭ個の固定グループを運び、ここ
でＭは、前に定義されたようなアクセスリンクのタイム
スロットの数である。

【００１５】１アクセスリンクタイムスロット期間の間
に、そのアクセスリンクを支配するプログラマブルマル
チプレクサは、そのマルチプレクサに接続された各高速
リンク上の対応する固定グループを満たす。例えば、マ
ルチプレクサ２６１により支配されたアクセスリンクの
タイムスロット期間ＬＳ１の間に、マルチプレクサ２６
１は、マルチプレクサ２６１に接続された高速リンク２
８ａと２８ｂの対応する高速タイムスロットＨＳ１から
ＨＳＪ上にアクセスリンク３２１から３２Ｊの各々に対
するＬＳ１時間期間から内容を置く。高速リンクの各々
上の各固定グループのタイムスロットでは、プログラム
されたマルチプレクサは、アクセスリンクの内の１つか
ら対応するタイムスロットの内容を取り出すか、あるい
はタイムスロットがアイドルならばデフォルトのパター
ンを使用する。同様に、プログラムされたデマルチプレ
クサ３０１から３０Ｎはいつでも一度に２つの高速リン
ク３５ａと３５ｂから使用可能なタイムスロットの１つ
の固定グループを持つ。１つのアクセスリンクタイムス
ロット期間の間に、プログラムされたデマルチプレクサ
３０は、高速リンク３５ａあるいは３５ｂの内の一方か
ら固定タイムスロットグループの内容を取り出し、ある
いはアイドルのタイムスロットに対するデフォルトパタ
ーンを使用する。

【００１６】アクセスリンク３２１から３２Ｊの全てに
対する１つのタイムスロットの内容は、高速リンク上の
固定タイムスロットグループへのアクセスリンクの内容
の転送が始まる前にプログラムされたマルチプレクサ２
６１から２６Ｎで使用可能でなければならない。同様
に、プログラムされたデマルチプレクサ３０１から３０
Ｎでは、高速リンクの固定タイムスロットグループに対
する内容の全てが、アクセスリンク３２１から３２Ｊ上
の対応するタイムスロットに内容が転送される前に使用
可能でなければならない。こうして、両方のプログラム
されたマルチプレクサとデマルチプレクサとは１つのア
クセスリンクタイムスロット期間に対してタイムスロッ
ト内容を保持するためのメモリを持つ。アクセスリンク
タイムスロットの数Ｍが大きいので、１タイムスロット
期間の遅延はフレーム期間の小さい部分であり、従って
意味はない。

【００１７】各マルチプレクサに提供された２つの高速
リンク２８ａと２８ｂと各デマルチプレクサに提供され
る高速リンク３５ａと３５ｂの使用は、２つの高速リン
クの各々上にＪタイムスロットが存在するので、高速リ
ンク上の固定されたタイムスロットのグループの有効サ
イズを２Ｊとする。結果として、高速ＴＭＳ構成が、”
非阻止スイッチングネットワーク”（ベルシステムテク
ニカルジャーナル、巻ＸＸＸＩＩ、１９５３年３月４０
６−４２４頁）に定義されるような、いずれのアクセス
リンクタイムスロットに対してもクロスの非阻止性能公
式に従って非阻止性能を有する。この結果を簡単に説明
すると、いずれか２つのアクセスリンク３２１と３２２
はアイドルアクセスリンクタイムスロットのために指定
されたタイムスロットＬＳ３に接続されるべきであると
想定する。アクセスリンク３２１に接続されたマルチプ
レクサとアクセスリンク３２２に接続されたマルチプレ
クサは、タイムスロットＬＳ３に対して使用中の高々
（Ｊ−１）高速リンク固定グループタイムスロットを持
ち、一緒になって高々２（Ｊ−１）のタイムスロットが
使用される。従って、タイムスロットＬＳ３に対してア
イドルである高速リンク上の固定タイムスロットグルー
プ内の少なくとも２つのタイムスロットが両方のアクセ
スリンクに対して存在する。２つのアクセスリンクの各
々に対して、同じ固定グループタイムスロットと同じ高
速リンクが接続のためにデマルチプレクサとマルチプレ
クサの両方で使用される。こうして、２つのアクセスリ
ンク３２１と３２２が異なるマルチプレクサ上にあれ
ば、２つのアイドルタイムスロットの内の一方は接続を
つくのに十分であり、また、２つのアクセスリンクが同
じマルチプレクサ上にあれば、アイドルタイムスロット
の２つが接続のために使用される。高速リンク上の固定
タイムスロットグループの有効サイズが（２Ｊ−１）よ
り少なければ、そのシステムは阻止の可能性が少しある
が動作する。

【００１８】スイッチ構成ユニット２５は、マルチプレ
クサ２６１から２６Ｎと、デマルチプレクサ３０１から
３０Ｎと、及びスイッチ構成２４の各々のコントロール
ユニットと関連してプロセッサ３７とメモリ３９を含ん
でいる。管理モジュールプロセッサ１６からの経路探求
リクエストの受信時に、プロセッサ３７はコールするＣ
ＰＥをコールされたＣＰＥに接続するためにＴＭＳ構成
ユニット２５を通して経路を決定するための経路探求を
行う。特に、経路は、コールするＣＰＥを支配するスイ
ッチモジュールに接続されたアクセスリンク上の入力タ
イムスロットとコールされたＣＰＥを支配するスイッチ
モジュールに接続されたアクセスリンク上の出力タイム
スロットを接続するために決定される。入力タイムスロ
ットと出力タイムスロットは、一般的に示されているよ
うに、コールするＣＰＥをコールされたＣＰＥに接続す
るアクセスリンク上の経路探求を管理モジュールが行っ
た後管理モジュールプロセッサ１６によりＴＭＳ構成ユ
ニットプロセッサ３７に識別される。プロセッサ３７が
一旦経路を決定する（即ち、プロセッサ１６により、前
に識別されたアクセスリンク上のアイドル入力タイムス
ロットと出力タイムスロットを接続することができる高
速リンク上のアイドルタイムスロットを識別する）と、
プロセッサ３７により識別されたタイムスロットが識別
されたタイムスロットをサービスするマルチプレクサと
デマルチプレクサのメモリ３１とスイッチ構成２４のメ
モリとに送られる。プロセッサ３３と２９は、プロセッ
サ３７により送られたタイムスロットに応答して、マル
チプレクサ、デマルチプレクサ、及びスイッチ構成を構
成し、適切なスイッチモジュールを接続しそのコールを
完了する。

【００１９】他の実施例では、ＴＭＳスイッチ構成ユニ
ット２５ａは、図４に示されるように構成され、ＡＴ＆
Ｔにより開発されたスペクトラネット構成のような一対
の高速３２ｘ３２ＴＭＳ構成４０と４１からなる。この
ＴＭＳ構成は、１２５マイクロ秒当たり９７２０回の最
大再構成レートを有し、コントロールメモリ４２の内容
に基づいて各高速リンクタイムスロットに対してそのク
ロス接続を構成する非阻止空間分割スイッチである。特
定の高速ＴＭＳ構成が説明されたが、本発明のシステム
は、比較的低速なアクセスリンクと関連して使用される
いずれの高速スイッチ構成と共に動作するように意図さ
れていることは明らかである。更に、ＴＭＳ構成ユニッ
ト２５ａが２つの３２ｘ３２ＴＭＳ構成からなるとして
説明されているが、構成のサイズは高速リンクのの速度
とスイッチングシステムの望ましい信号容量とに関連す
ることは理解されよう。例えば、図示された実施例で
は、２つの３２ｘ３２ＴＭＳ構成は、２個のより小さい
構成の使用がより効率的だが、単一の６４ｘ６４の構成
により置換されてもよい。スイッチ構成の各々は、ＴＭ
Ｓ構成ユニットプロセッサ３７により提供される経路情
報に応答してスイッチ構成の構成を制御するためのプロ
セッサ４４とメモリ４２からなるコントロールユニット
を含んでいる。

【００２０】ＴＭＳ構成ユニット２５ａの受信側は、複
数のプログラマブルマルチプレクサ４６１から４６３２
を具備し、各々は高速リンク５０上のＴＭＳ構成４０と
高速リンク５２上のＴＭＳ構成４１と通信する。同様
に、ＴＭＳ構成ユニット２５ａの送信側は、複数のプロ
グラマブルデマルチプレクサ４８１から４８３２を具備
し、各々は、高速リンク５４上のＴＭＳ構成４０と高速
リンク５６上のＴＭＳ構成４１と通信する。図示された
実施例では、高速リンク５０、５２、５４、５６は１２
の標準ＯＣ−１インターフェイスを運ぶＳＯＮＥＴ Ｏ
Ｃ−１２光搬送波からなる。各標準ＯＣ−１インターフ
ェイスは、６７２ペイロードタイムスロットを持ち、各
タイムスロットは８ビットを使用する。ＳＯＮＥＴ Ｏ
Ｃ−１２の基本レートは、６．２２Ｍｂ／ｓである。マ
ルチプレクサ４６１から４６３２内の接続は、前に述べ
たように、単一のコントロールユニットが多数のマルチ
プレクサとデマルチプレクサをコントロールするために
使用可能であるが、プロセッサ６２とメモリ６４からな
る専用のコントロールユニットによりコントロールされ
る。

【００２１】プログラムされたマルチプレクサ４６１か
ら４６３２の各々は、アクセスリンク５８１から５８１
２に各々１つ接続された１２の入力からなる。マルチプ
レクサ４６１から４６３２の出力は、高速リンク５０と
５２に接続されている。同様に、プログラムされたデマ
ルチプレクサ４８１から４８３２の各々は、アクセスリ
ンク５８１から５８１２に各々１つ接続された１２の出
力と、高速リンク５４と５６に接続された２つの入力か
らなる。出力への入力の接続は、メモリ６４内の入力に
基づいてプロセッサ６２によりコントロールされる。ア
クセスリンク５８１から５８１２は、スイッチモジュー
ル６にプログラムされたマルチプレクサとデマルチプレ
クサを接続する。アクセスリンクは、典型的には、理解
されるように適当なインターフェイス回路によりスイッ
チモジュール６に接続される。アクセスリンクの各々
は、１６ビット幅である２５６のタイムスロットを運ぶ
ＴＭＳリンクからなることが望ましい。本発明の目的で
は、各ＴＭＳリンクは８ビット幅の５１２のタイムスロ
ットを持つとして扱われることができる。

【００２２】各アクセスリンク上の５１２のタイムスロ
ットに関して、ＯＣ−１２高速リンクは、図３を参照し
て前に説明したように、５１２の固定グループに分割さ
れなければならない。都合がいいように、ＯＣ−１２か
らなる１２のＯＣ−１の各々は、各ＯＣ−１が６７２ペ
イロードタイムスロットを持つ場合には、各固定グルー
プに対して指定された１つのタイムスロットを持つ。Ｏ
Ｃ−１２がＴＭＳリンクより１２倍高速であるので、Ｏ
Ｃ−１固定グループ内の６７２のタイムスロットの内の
５１２だけが実際に使用される。上記の実施例は、全体
でＯＣ−１２ペイロードを使用しないので、より複雑な
プログラムされたマルチプレクサとデマルチプレクサが
使用されるならば、１２以上のＴＭＳリンクが扱われる
ことができる。

【００２３】図５を参照して、ＴＭＳ構成ユニット２５
ｂは、図２を参照して前に述べたように、管理モジュー
ルプロセッサ１６からの経路探求リクエストに応答して
ＴＭＳ構成ユニット２５ｂを通して経路探求を達成する
ために、プロセッサ３７とメモリ３９を具備する。プロ
セッサ３７は、メモリ６４と４２の各々と通信して、Ｔ
ＭＳ構成４０と４１、マルチプレクサ４６、およびデマ
ルチプレクサ４８が識別されたタイムスロットを接続す
るように構成されることができるように、経路探求から
識別されたタイムスロットを識別する。

【００２４】図５を参照して、本発明のＴＭＳ構成ユニ
ットを用いて広帯域サービスと狭帯域サービスの両方を
サポートするための構成が示されている。特に、プログ
ラムされたマルチプレクサ４６１から４６３２とデマル
チプレクサ４８１から４８３２は、図４を参照して説明
したように、低速アクセスリンク５８１から５８３２を
介してスイッチモジュール６に、また、高速リンク５０
と５２を介して高速ＴＭＳスイッチ構成に接続されてい
る。更に、高速スイッチ構成４０と４１は、また、それ
ぞれ、高速リンク７２と７４上でタイムスロットインタ
ーチェンジャー７０に接続されている。タイムスロット
インターチェンジャー７０は、ＯＣ−１２リンクのよう
な高速リンク７８上でＳＯＮＥＴ端子７６に接続され、
ＳＯＮＥＴ端子７６はＡＴＭスイッチ８０に接続されて
いる。狭帯域サービス（音声）では、スイッチ構成ユニ
ットは、上記のように動作する。広帯域サービスでは、
構成ユニットは、パーカーに１９９４年７月１２日に発
行された米国特許番号５、３２９、５２４に述べられる
ように動作する。こうして、図５に示される構成ユニッ
トは、スイッチングシステムが単一のスイッチ構成を通
して広帯域サービスと狭帯域サービスを扱うことが可能
となっている。ＳＯＮＥＴ設備は、同期転送モード（Ｓ
ＴＭ）と非同期転送モード（ＡＴＭ）のペイロードの両
方を運ぶことができる。スイッチ構成ユニットは、これ
らのペイロードを分離するために使用可能であり、ＡＴ
＆Ｔにより製造販売されているグローブビュー２０００
のようなＡＴＭスイッチ８０にＡＴＭ部分を配給するこ
とができる。

【００２５】本発明のシステムの動作は、図６のフロー
図と図２に示される実施例を参照して、説明される。接
続のためにリクエストが、コールするＣＰＥによりなさ
れたとき（ブロック６０１）動作は始まり、ダイアルさ
れたディレクトリー番号によりコールされる側を識別す
る。接続のためのリクエストに応答して、経路探求が、
当業者に知られているような管理モジュール８に置かれ
たスイッチングシステムプロセッサ１６により達成さ
れ、コールするＣＰＥからの入力信号に対してアクセス
リンク上のアイドルタイムスロットを識別し、コールさ
れたＣＰＥへの出力信号に対するアクセスリンク上の対
応するアイドルタイムスロットを識別する（ブロック６
０２）。

【００２６】スイッチングシステムプロセッサ１６は、
経路探求が入力と出力のタイムスロットを接続するＴＭ
Ｓ構成ユニットを通して経路を識別するように達成され
るべきリクエスト付で、識別された入力と出力のタイム
スロットをＴＭＳ構成ユニットプロセッサ３７に送信す
る（ブロック６０３）。ＴＭＳ構成ユニットプロセッサ
３７は、経路探求を達成し、それぞれ、プログラムされ
たマルチプレクサとデマルチプレクサに接続された高速
リンク２８ａ、２８ｂ、３５ａ、及び３５ｂ上でアイド
ルタイムスロットを識別する。それらのマルチプレクサ
とデマルチプレクサは、スイッチングシステムマイクロ
プロセッサ１６により識別されたアクセスリンクタイム
スロットを接続する（ブロック６０４）。アクセスリン
ク上で選択されたいずれのタイムスロットに対しても、
高速リンク上で選択されたタイムスロットは、選択され
たアクセスリンクタイムスロットと関連する固定タイム
スロットグループ内のタイムスロットの１つであろうと
いうことは理解されよう。図示された本発明では、アク
セスリンク経路探求は、プロセッサ１６により構成ユニ
ット２５の外部で実行され、高速リンク経路探求は、プ
ロセッサ３７によりＴＭＳ構成ユニットの内部で実行さ
れるが、単一のプロセッサがスイッチングシステムの全
体を通して経路探求の全体を達成してもよいことは明ら
かであろう。単一のあるいは分離されたプロセッサの使
用は、当業者には明らかなように、プロセッサの能力と
スイッチの望ましい容量により決定されるであろう。

【００２７】ＴＭＳ構成ユニットプロセッサ３７は、識
別されたタイムスロットをサービスするプログラマブル
マルチプレクサとプログラマブルデマルチプレクサのコ
ントロールユニットに決定された経路情報（プロセッサ
１６により元々識別された高速リンク上のタイムスロッ
トとプロセッサ３７により識別された高速リンク上のタ
イムスロットの両方）を提供する（ブロック６０５）。
プログラマブルのマルチプレクサとデマルチプレクサ
は、特定のメモリアドレスとデータ値にこの情報を変換
し（ブロック６０６）、プロセッサ３３は、識別された
タイムスロットを接続する経路を作り出すようにマルチ
プレクサとデマルチプレクサを構成する（ブロック６０
７）。同じように、経路情報は、スイッチ構成コントロ
ールユニットメモリ２７に提供される（ブロック６０
８）。スイッチ構成コントロールユニットは、この情報
を特定のメモリアドレスとデータ値に変換し（ブロック
６０９）、スイッチ構成プロセッサ２９はスイッチを通
して経路を完成するためにこれらの値に基づいてスイッ
チ構成を構成する（ブロック６１０）。この経路は、タ
イムスロットがアイドルであると指定されるとき、当事
者の内の一人によりコールが終了されるまで維持され
る。

【００２８】上記説明は、本発明の好適実施例の内の１
つに過ぎないことは理解されよう。種々の他の構成が本
発明の範囲から離れることなく当業者により工夫される
であろう。本発明は、添付の特許請求の範囲の記載で制
限されるだけである。

【図面の簡単な説明】

【図１】本発明のＴＭＳ構成ユニットを採用するスイッ
チングシステムのブロックダイアグラムである。

【図２】本発明のＴＭＳ構成ユニットのブロックダイア
グラムである。

【図３】本発明のＴＭＳ構成ユニットの動作を示すテー
ブルである。

【図４】本発明のＴＭＳ構成ユニットの他の実施例の図
である。

【図５】本発明のＴＭＳ構成ユニットの更に他の構成を
示す図である。

【図６】本発明のスイッチ構成の動作方法を示すフロー
図である。

【符号の説明】

２ スイッチングシステム ４ 通信モジュール ６ スイッチモジュール ７ プロセッサ ８ 管理モジュール ９ ローカルデータベース １０ 回線ユニット １１ 顧客ユニット １２ 幹線ユニット １３ 顧客構内機器 １４ 回路ユニット １５ 幹線 １６ 二重プロセッサ １７ ネットワーク １８ メインメモリ １９ データベース ２０ 入出力プロセッサ ２５ 構造ユニット ３２ 低速アクセスリンク ４２ メモリ ４４ プロセッサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート リー パウェルスキー アメリカ合衆国 60532 イリノイズ，リ ッスル，ペッペーツリー コート 2325

Claims (23)

【特許請求の範囲】
1. 【請求項１】 第一の複数の低速アクセスリンクと第二
   の複数の低速アクセスリンクを高速スイッチ構成にイン
   ターフェイスするための装置であって、 ａ）高速スイッチ構成と、 ｂ）前記第一の複数の低速アクセスリンクに接続された
   マルチプレクサと、 ｃ）前記第二の低速アクセスリンクに接続されたデマル
   チプレクサと、 ｄ）前記マルチプレクサを前記高速スイッチ構成に接続
   する少なくとも１つの高速リンクと、 ｅ）前記デマルチプレクサを前記高速スイッチ構成に接
   続する少なくとも１つの高速リンクと、及び ｆ）前記第一の複数の低速アクセスリンクの内容が前記
   第二の複数の低速アクセスリンクに転送されるように前
   記高速スイッチ構成と、前記デマルチプレクサと、及び
   前記マルチプレクサの構成を制御するための制御手段と
   を具備する装置。
2. 【請求項２】 少なくとも２つの高速リンクによりそれ
   ぞれ前記高速スイッチ構成に接続された複数のデマルチ
   プレクサと、少なくとも２つの高速リンクによりそれぞ
   れ前記高速スイッチ構成に接続された複数のマルチプレ
   クサを更に具備する請求項１に記載の装置。
3. 【請求項３】 前記高速リンクの速度は、少なくとも前
   記高速スイッチ構成の再構成レートと同じ早さである請
   求項１に記載の装置。
4. 【請求項４】 前記第一の複数の低速アクセスリンクと
   前記第二の複数の低速アクセスリンクとは複数の通信幹
   線あるいは通信回線とインターフェイスするための手段
   に接続されている請求項１に記載の装置。
5. 【請求項５】 Ｊ個の低速アクセスリンクは、前記マル
   チプレクサとデマルチプレクサの各々に接続されてい
   て、Ｊは整数である請求項２に記載の装置。
6. 【請求項６】 前記高速リンクの速度は、少なくとも、
   各アクセスリンクの速度のＪ倍である請求項５に記載の
   装置。
7. 【請求項７】 各アクセスリンクタイムスロットに対し
   て、前記高速リンクの各々上の対応するＪ個のタイムス
   ロットの固定グループが存在し、それにより非阻止性能
   が達成される請求項５に記載の装置。
8. 【請求項８】 １つのアクセスリンクタイムスロット期
   間の間に、プログラムマルチプレクサは前記高速リンク
   の各々上の前記対応する固定グループを満たす請求項７
   に記載の装置。
9. 【請求項９】 前記マルチプレクサとデマルチプレクサ
   は、各々、前記アクセスリンクの全ての内容が前記高速
   アクセスリンク上の前記固定タイムスロットグループに
   同時に転送されるように、１つのアクセスリンクタイム
   スロット期間の間タイムスロット内容を保持するための
   メモリ手段を具備する請求項７に記載の装置。
10. 【請求項１０】 前記コントロール手段は、前記マルチ
    プレクサとデマルチプレクサの構成を制御するためのコ
    ントロールユニットを具備する請求項１に記載の装置。
11. 【請求項１１】 前記コントロール手段は、前記装置を
    通して接続を完了するためのタイムスロットを決定する
    プロセッサを具備し、前記プロセッサは前記マルチプレ
    クサとデマルチプレクサに対して前記コントロールユニ
    ットに前記タイムスロットの識別子を提供する請求項１
    ０に記載の装置。
12. 【請求項１２】 前記コントロール手段は、前記高速ス
    イッチ構成の構成をコンルするためのコントロールユニ
    ットを具備する請求項１に記載の装置。
13. 【請求項１３】 前記スイッチ構成の前記プロセッサ
    は、接続される前記アクセスリンク上のタイムスロット
    の識別子を含むリクエストに応答して前記経路探求を行
    う請求項１１に記載の装置。
14. 【請求項１４】 通信ネットワークで使用される複数の
    幹線及び／あるいは回線を支配するスイッチングシステ
    ムであって、 ａ）高速スイッチ構成と、 ｂ）前記高速スイッチ構成をマルチプレクサに接続する
    第一の複数の高速リンクと、 ｃ）前記高速スイッチ構成をデマルチプレクサに接続す
    る第二の複数の高速リンクと、 ｄ）前記マルチプレクサとの前記幹線と回線の第一のグ
    ループとに接続された第一の複数の低速リンクと、前記
    デマルチプレクサと前記幹線と回線の第二のグループと
    に接続された第二の複数の低速リンクとを具備し、それ
    により前記第一のグループは前記第二のグループに接続
    されるスイッチングシステム。
15. 【請求項１５】 少なくとも１つの付加的な高速スイッ
    チ構成を更に具備する請求項１４に記載のスイッチング
    システム。
16. 【請求項１６】 少なくとも１つの付加的なデマルチプ
    レクサとマルチプレクサとを更に具備する請求項１４に
    記載のスイッチングシステム。
17. 【請求項１７】 前記高速スイッチ構成は、少なくとも
    ２つのタイムスロット交換機に接続されている請求項１
    ４に記載のスイッチングシステム。
18. 【請求項１８】 少なくとも２つの前記タイムスロット
    交換機は、非同期転送モードスイッチに接続されている
    請求項１７に記載のスイッチングシステム。
19. 【請求項１９】 第一の複数の低速アクセスリンクと第
    二の複数の低速アクセスリンクを高速スイッチ構成にイ
    ンターフェイスするための装置であって、前記低速アク
    セスリンクの各々は内容を送信するためのタイムスロッ
    トを含む装置であって、 ａ）高速スイッチ構成と、 ｂ）前記第一の複数の低速アクセスリンクからの内容を
    前記高速スイッチ構成に転送するために第一の手段であ
    って、前記転送するための第一の手段は、前記第一の複
    数のアクセスリンクの各々から１つのタイムスロットの
    内容を取り出してタイムスロットの固定グループを作り
    すための手段と、ここで、前記タイムスロットの固定グ
    ループは、前記第一の複数のアクセスリンクの各々から
    前記１つのタイムスロットの内容を含み、及びタイムス
    ロットの前記固定グループの内容を前記高速スイッチ構
    成に転送するための手段とを具備する第一の手段と、 ｃ）前記高速スイッチ構成からの内容を前記第二の複数
    の低速アクセスリンクに転送するために第二の手段であ
    って、前記転送するための第二の手段は、前記高速スイ
    ッチ構成からの前記タイムスロットの固定グループの内
    容を前記タイムスロットの固定グループの内容を受信す
    るための手段に転送して前記第二の複数の低速アクセス
    リンクの各々上のタイムスロットにその内容の一部を与
    えるための手段を具備す転送するための第二の手段と、 ｄ）前記第一の複数のアクセスリンクからの内容を前記
    第二の複数のアクセスリンクに転送するように前記第一
    と第二の手段をコントロールするための手段とを具備す
    る装置。
20. 【請求項２０】 前記取るための手段は、マルチプレク
    サを含む請求項１９に記載の装置。
21. 【請求項２１】 前記転送するための手段は、複数の高
    速リンクを具備する請求項１９に記載の装置。
22. 【請求項２２】 前記受信するための手段は、デマルチ
    プレクサを具備する請求項１９に記載の装置。
23. 【請求項２３】 第一の複数の低速アクセスリンクと第
    二の複数の低速アクセスリンクを高速スイッチ構成にイ
    ンターフェイスする方法であって、前記低速アクセスリ
    ンクの各々は内容を送信するためのタイムスロットを含
    む方法であって、 ａ）前記第一の複数の低速アクセスリンクからの内容を
    前記高速スイッチ構成に転送するステップと、前記第一
    の複数のアクセスリンクの各々から１つのタイムスロッ
    トの内容を取り出してタイムスロットの固定グループを
    作りすステップと、ここで、前記タイムスロットの固定
    グループは、前記第一の複数のアクセスリンクの各々か
    らの前記１つのタイムスロットの内容を含み、及び前記
    タイムスロットの固定グループの内容を前記高速スイッ
    チ構成に転送し、 ｃ）前記高速スイッチ構成からの内容を前記第二の複数
    の低速アクセスリンクに転送するステップと、前記転送
    するステップは、前記高速スイッチ構成からの前記タイ
    ムスロットの固定グループの内容を前記タイムスロット
    の固定グループの内容を受信するための手段に転送して
    前記第二の複数の低速アクセスリンクの各々上のタイム
    スロットにその内容の一部を与え、 ｄ）前記第一の複数のアクセスリンクからの内容を前記
    第二の複数のアクセスリンクに転送するように前記第一
    と第二の手段をコントロールするための手段とを具備す
    る方法。