KR970011624B1 - 반도체 몰드(mold)금형의 제조방법 및 몰드금형구조 - Google Patents

반도체 몰드(mold)금형의 제조방법 및 몰드금형구조 Download PDF

Info

Publication number
KR970011624B1
KR970011624B1 KR1019940001158A KR19940001158A KR970011624B1 KR 970011624 B1 KR970011624 B1 KR 970011624B1 KR 1019940001158 A KR1019940001158 A KR 1019940001158A KR 19940001158 A KR19940001158 A KR 19940001158A KR 970011624 B1 KR970011624 B1 KR 970011624B1
Authority
KR
South Korea
Prior art keywords
mold
punch
semiconductor
shape
space portion
Prior art date
Application number
KR1019940001158A
Other languages
English (en)
Other versions
KR950024309A (ko
Inventor
이구
Original Assignee
아남산업 주식회사
황인길
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남산업 주식회사, 황인길 filed Critical 아남산업 주식회사
Priority to KR1019940001158A priority Critical patent/KR970011624B1/ko
Publication of KR950024309A publication Critical patent/KR950024309A/ko
Application granted granted Critical
Publication of KR970011624B1 publication Critical patent/KR970011624B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

내용 없음.

Description

반도체 몰드(MOLD)금형의 제조방법 및 몰드금형구조
제1도는 기존 몰드(MOLD)의 상부금형 구성도.
제2도는 기존 몰드(MOLD)의 하부금형 구성도.
제3도는 기존 몰드금형을 이용하여 반도체를 봉함하는 상태를 보인 단면 구성도.
제4도는 리드프레임의 눌름부분으로써 몰드금형상에 형성되는 돌출부의 부분 확대도.
제5도는 본 발명의 상부 또는 하부 몰드금형 구성도.
제6도는 제5도의 단면도.
제7도는 제5도의 "A" 부분 확대도.
제8도는 제7도의 A-A선 단면도.
제9도는 제7도의 "B"부분 단면도.
제10도는 제9도의 B-B선 단면도.
제11도는 제7도의 "C"부분 형상도.
제12도는 제11도의 측면도.
제13도는 제11도의 정면도.
제14도는 제7도의 "D" 부분 형성도.
제15도는 제14도의 정면도.
제16도는 제15도의 측면도.
제17도는 제7도의 "E"부분에서의 상부(하부)금형 단면도.
제18도는 제7도의 "E"부분에서의 하부(상부)금형 단면도.
제19도는 제17,18도의 상하부 금형이 몰드될때의 상태도.
* 도면의 주요부분에 대한 부호의 설명
100 : 반도체 패키지를 성형하는 상부 또는 몰드금형
30 : 금형본체31 : 펀치홀
32 : 사각공간부40 : 펀치
41 : 고정부50 : 형상금형
51 : 형상홈52 : 펀치고정홈부
본 발명은 반도체 패키지 조립과정중 열경화성수지를 사용하여 반도체를 봉함하는 몰드(MOLD)금형의 제조방법 및 몰드금형구조에 관한 것이다.
현재까지의 몰드(MOLD)금형 제조방법은 반도체 조립에 사용되는 리드프레임(1)의 규격에 맞춰서 제1도 내지 제3도와 같이 금형을 제조하여 어떤 조립이 아닌 한 개의 금형으로 만들어져 왔다. 즉, 통상으로 도면 제1,2도와 같은 구성의 몰드금형(10)(20)을 가지고 선(3)이 연결된 반도체 다이(2)를 봉함할 경우, 제3도에서 보는 바와 같이 몰드금형(10)9(0)상에 형성된 리드프레임 눌름부분(4)이 상하부금형(10)(20)사이에 세팅된 리드프레임(1)을 눌러서 수지가 금형 바깥으로 새어나오지 못하게 하는 방법 및 구조이다. 또한, 반도체의 어떤 특별한 설계, 특히 리드프레임에서 열경화성수지의 누출을 막아주는 댐바(DAMBAR)가 없는 경우에는 제4도의 예시와 같이 몰드금형에 형성되는 리드프레임 눌름부분(4)에 돌출부(4a) 또는 홈부(4b)을 가공해야 하는 바, 그 크기가 매우 조밀하여 홈부(4b)의 모서리부분(4c)을 정확한 형상으로 가공해내기가 극히 어려움은 물론, 특히 반도체의 고집적화로 인해 리드프레임의 리드와 리드 사이의 간격이 점점 좁아지고 있으므로(과거에는 2.5mm에서 현재에는 0.30mm정도이고, 향후 몇 년내에 0.10mm까지 좁아질 예정임)몰드형상에서 제4도와 같은 정확한 형상을 가공하기에는 대단히 어려운 상태로 되어 있었다. 그러므로 향후 반도체 조립에 있어서 조립공정의 단순화 및 새로운 형태의 패키지(PACKAGE)를 만들기 위해서는 몰드금형을 분할형태로 조립하는 것이 바람직하다.
따라서 본 발명의 목적은 반도체 조립에 사용되는 몰드금형을 설계 제조함에 있어서 열경화성수지가 몰드공정(선연결이 완료된 자재를 열경화성수지를 이용하여 자재를 외부의 충격 및 접촉으로부터 보호하고 외관상 제품의 형태를 만들기 위해 일정한 모양을 지닌 금형에다 넣어 봉함하는 공정)중 금형밖으로 새어나오지 않게 하기 위해 금형에 어떤 돌출부나 구멍(또는 홈)을 만들기 위해 사용되는 몰드금형을 수개의 유니트로 분할하여 조립 구성함으로써 반도체 조립공정의 단순화를 이룩하고 향후 댐바없는 리드프레임을 사용하여 몰드를 실행하더라도 열경화성수지가 금형밖으로 누출되는 것을 완벽히 방지할 수 있는 반도체 몰드금형의 제조방법 및 몰드금형 구조를 제공하는데 있다.
상기한 목적을 달성하기 위한 수단으로서 본 발명에 의한 반도체 몰드금형의 제조방법은 상하부몰드금형으로 이루어진 반도체 몰드(MOLD)금형을 제작함에 있어서, 사각공간부를 가지며 네면으로 다수개의 펀치홀을 일정간격 형성한 금형본체를 제공하는 단계와, 상기 금형본체의 펀치홀에 삽입 설치되는 봉상의 펀치를 제공하는 단계와, 상기 금형본체에 형성된 사각공간부안에 설치되어 반도체를 봉함하는 부분인 형상금형을 제공하는 단계를 포함하며, 상기한 금형본체와 펀치와 형상금형의 세부분을 조립 구성하여 일측 몰드금형을 형성하는 단계와, 상기한 금형본체와 형상 금형만으로 조립 구성하여 타측 몰드금형을 형성하는 단계로 이루어진 것을 특징으로 한다.
또한 상기한 목적을 달성하기 위한 수단으로서 본 발명에 의한 반도체 몰드 금형의 구조는, 사각공간부를 가지며 네면으로 다수개의 펀치홀을 일정간격 형성된 금형본체와, 상기 금형본체의 펀치홀에 삽입 설치된 봉상의 펀치와, 상기 금형본체에 형성된 사각공간부안에 반도체를 봉함하는 부분으로서 설치된 형상금형으로 조립 구성된 일측의 몰드금형과, 중앙부에 사각공간부가 형성되어 네면에 다수개의 펀치홀이 일정간격으로 구비되어 있는 금형본체와 상기 사각공간부에 직접 결합된 형상 금형안으로 조립 구성된 타측의 몰드금형을 포함하여 이루어진 것을 특징으로 한다.
즉, 본 발명에서는 제5,6,7도에서 보는 바와같이 기존에 한 개로 되어 있는 금형을 여러부분으로 분할하여 가공하고 이를 다시 조립해서 하나의 완성형 금형을 만들면 보다 정확한 형상의 리드눌름부분(4)을 갖는 몰드금형을 만들 수 있게 되는 것이다.
이하, 본 발명에 의한 반도체 몰드금형의 제조방법 및 몰드금형 구조를 첨부예시도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 발명에 의한 반도체 몰드금형의 제조방법을 첨부된 도면 제7도 내지 제9도를 참조하여 설명하면 상하부몰드금형(100)으로 이루어진 반도체 몰드(MOLD)금형을 제작하는 방법에 있어서, 일측의 몰드금형은 중앙부에 사각공간부(32)를 형성하고 상기 사각공간부(32)의 네면에 다수개의 펀치홀(31)을 일정간격으로 구비하여 금형본체(30)를 형성하고, 또한 상기 펀치홀(31)에 봉상의 펀치(40) 더욱 자세하게는 제14도 내지 제16도에 도시된 바와 같이 일측이 절곡된 봉상의 펀치(40)를 구비하여 서로 결합시킨 후에 상기 펀치(40)내측의 사각공간부(32)에 형상금형(50)을 결합하여 조립 구성한다. 여기서 상기 형상금형(50)의 일측에는 형상홈(51)이 형성되어 차후에 반도체 자재가 위치되고 열경화성수지가 주입되어 몰딩 될 수 있도록 되어 있다.
한편, 타측의 몰드금형은 중앙부에 사각공간부(32)를 형성한 후 네면에 다수개의 펀치홀(31)을 일정간격으로 구비하여 금형본체(30)를 형성하고 상기 사각공간부(32)에 형상금형(50)만을 직접 결합함으로서 조립 구성된다. 여기서 상기 형상금형(50)의 일측에도 열경화성수지가 주입되어 몰딩 될 수 있도록 형상홈(51)이 형성되어 있다.
이와같이 일측의 몰드금형은 금형본체(30), 펀치(40), 형상금형(50)으로 제조하고 나머지 타측금형은 금형본체(30)와 형상금형(50)만으로 제조함으로서 하나의 반도체 몰드금형을 제조하는 것이며, 상기 일측의 몰드금형을 상부몰드금형으로 사용하였을 때 나머지 타측의 몰드금형은 하부몰드금형으로 사용하는 것이며 또한 이것의 역도 가능한 것이다.
한편 본 발명에 의한 반도체 몰드금형(100)의 구조는 제7도의 조립된 상태에서 보듯이 사각공간부(32)를 가지며 네면으로 다수개의 펀치홀(31)을 일정간격 형성한 금형본체(30)와, 상기 금형본체(30)의 펀치홀(31)에 삽입 설치되는 봉상의 펀치(40)와, 상기 금형본체(30)에 형성된 사각공간부(32)안에 설치되어 반도체를 봉함하는 부분인 형상금형(50)으로 조립 구성된다.
상기 금형본체(30)는 제9,10도의 도시와 같이 형상금형(50)이 조립되는 수개의 사각공간부(32)가 형성되는데 각 사각공간부(32)의 네면에는 상하면을 관통하는 사각형상의 펀치홀(31)이 2.5mm-0.10mm의 일정한 간격, 바람직하기로는 0.20mm-0.10mm의 일정한 간격을 두고 정교하게 형성되어 있으며, 이 각각의 펀치홀(31)에는 제14도 내지 제14도에 도시된 바와 같은 사각형상의 펀치(40)가 끼워져 있다.
상기 펀치(40)에는 저면 일측으로 고정부(41)가 돌출 형성된 구조를 하고 있으며 상부는 출입이 용이하도록 쐐기형으로 형성되어 있다. 상기 펀치(40)의 형상을 낱개로 구성될 수도 있고 또는 하나의 부재에 펀치(40)를 형성하여 금형본체(30)에 형성된 다수개의 펀치홀(31)에 끼워 맞춰지도록 구성할 수도 있다.
이렇게 펀치(40)가 끼워진 금형본체(30)의 사각공간부(32)에는 제11도 내지 제13도에 도시된 구조의 형상금형(50)이 삽착 안치되어 있음으로써 본 발명이 몰드금형(100)이 조립 완성된다.
상기 형상금형(50)의 상부측에는 반도체 패키지를 성형하기 위한 형상홈(51)이 마련되며 저면부에는 상기 펀치(40)의 고정부(41)가 삽착되는 펀치고정홈부(52)가 형성되어 있다.
이와 같이 금형본체(30)에 펀치(40)와 형상금형(50)을 조립하여서 이루어지는 상부 또는 하부몰드금형(상부몰드금형에 펀치가 설치될 경우에는 하부몰드금형은 금형본체(30)에 형상금형(50)만을 조립하여 사용하게 됨)에 제19도와 같이 하부 또는 상부몰드금형을 세팅하여 수지를 몰드시키게 되면 리드프레임(1)에 연결되어 있는 각 리드(1a)의 사이로 몰드금형에 돌출 설치되어 있는 펀치(40)가 삽입 통과하여 각 리드(1a)사이의 공간을 차단시켜 주므로 몰드시 수지가 금형밖으로 새어나오는 것을 막을 수 있는 것이다.
즉, 하부몰드금형(100)에는 금형본체(30)에 형상금형(50)만을 조립하여 금형본체(30)에 천설된 사각형상이 펀치홀(31)에 그대로 형성되도록 하고, 상기 하부몰드금형(100)위에 반도체칩(다이)이 실장된 리드프레임(1)을 올려 놓은 후 그위에 펀치(40)가 조립된 상부몰드금형(100)을 세팅시키게 되면 상부몰드금형에 돌출 설치된 펀치(40)가 각 리드(1a)사이를 통과해서 하부몰드금형(100)에 형성되어 있는 펀치홀(31)가 안으로 삽입되게 되므로 결국 펀치(40)에 의해 리드(1A)사이가 차폐되어 몰드시 수지누출을 완벽하게 차단할 수 있게 되는 것이다.

Claims (8)

  1. 상하부몰드금형(100)으로 이루어진 반도체 몰드(MOLD)금형을 제작함에 있어서, 사각공간부(32)를 가지며 네면으로 다수개의 펀치홀(32)을 일정간격 형성한 금형본체(30)를 제공하는 단계와; 상기 금형본체(30)의 펀치홀(31)에 삽입 설치되는 봉상의 펀치(40)를 제공하는 단계와; 상기 금형본체(30)에 형성된 사각공간부(32)안에 설치되어 반도체를 봉함하는 부분인 형상금형(50)을 제공하는 단계를 포함하며, 상기한 금형본체(30)와 펀치(40)와 형상금형(50)의 세부분을 조립 구성하여 일측 몰드금형을 형성하는 단계와; 상기한 금형본체(30)와 형상금형(50)만으로 조립 구성하여 타측 몰드금형을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 몰드(MOLD)금형의 제조방법.
  2. 제1항에 있어서, 상기한 일측 몰드금형은 상부금형으로 형성하고, 상기한 타측 몰드금형은 하부금형으로 형성한 것을 특징으로 하는 반도체 몰드(MOLD)금형의 제조방법.
  3. 제1항에 있어서, 상기한 일측 몰드금형은 하부금형으로 형성하고, 상기한 타측 몰드금형은 상부금형으로 형성한 것을 특징으로 하는 반도체 몰드(MOLD)금형의 제조방법.
  4. 사각공간부(32)를 가지며 네면으로 다수개의 펀치홀(31)을 일정간격 형성한 금형본체(30)와, 상기 금형본체(30)의 펀치홀(31)에 삽입 설치되는 봉상의 펀치(40)와, 상기 금형본체(30)에 형성된 사각공간부(32)안에 설치되어 반도체를 봉함하는 부분인 형상금형(50)으로 조립 구성됨을 특징으로 하는 반도체 몰드금형 구조.
  5. 제4항에 있어서, 금형본체(30)에 형성된 사각공간부(32)의 네면에 2.5mm-0.10mm의 일정한 간격을 두고 상하가 관통되는 사각형상의 펀치홀(31)을 형성함을 특징으로 한 반도체 몰드금형 구조.
  6. 제4항에 있어서, 금형본체(30)의 펀치홀(31)에 각각 삽입되는 펀치(40)를 구성하되 그 저면일측에 고정부(41)를 돌출 형성하고 펀치(40)의 상부금형을 쐐기형으로 형성함을 특징으로 하는 반도체 몰드금형구조.
  7. 제4항 및 제6항중 어느 한 항에 있어서, 하나의 부재에 여러개의 펀치(40)를 형성하여 상기 금형본체(30)에 형성된 다수개의 펀치홀(31)에 끼워맞춰지도록 함을 특징으로 하는 반도체 몰드금형 구조.
  8. 제4항에 있어서, 상기 금형본체(30)의 사각공간부(32)에 삽입 설치되는 형상금형(50)을 구성하되, 형상금형(50)의 저면부에 상기 펀치(40)의 고정부(41)가 삽착되는 펀치고정홈부(52)를 형성함을 특징으로 하는 반도체 몰드금형구조.
KR1019940001158A 1994-01-22 1994-01-22 반도체 몰드(mold)금형의 제조방법 및 몰드금형구조 KR970011624B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940001158A KR970011624B1 (ko) 1994-01-22 1994-01-22 반도체 몰드(mold)금형의 제조방법 및 몰드금형구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940001158A KR970011624B1 (ko) 1994-01-22 1994-01-22 반도체 몰드(mold)금형의 제조방법 및 몰드금형구조

Publications (2)

Publication Number Publication Date
KR950024309A KR950024309A (ko) 1995-08-21
KR970011624B1 true KR970011624B1 (ko) 1997-07-12

Family

ID=19376085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001158A KR970011624B1 (ko) 1994-01-22 1994-01-22 반도체 몰드(mold)금형의 제조방법 및 몰드금형구조

Country Status (1)

Country Link
KR (1) KR970011624B1 (ko)

Also Published As

Publication number Publication date
KR950024309A (ko) 1995-08-21

Similar Documents

Publication Publication Date Title
KR950004495A (ko) 반도체장치, 리드프레임 및 반도체장치의 제조방법
JP2008177496A (ja) リードフレーム、パッケージ部品、半導体装置およびそれらの製造方法
JP2009214532A (ja) 樹脂成形部品とその製造方法
KR970011624B1 (ko) 반도체 몰드(mold)금형의 제조방법 및 몰드금형구조
US5338972A (en) Lead frame with deformable buffer portions
US5304841A (en) Lead frame
JPH0239368B2 (ja) Jushifushigatahandotaisochiseikeiyomoorudokanagata
US6541311B1 (en) Method of positioning a component mounted on a lead frame in a test socket
JPH03248551A (ja) 合成樹脂封止型電子部品
JP4296685B2 (ja) 半導体パッケージとその製造方法
US5078610A (en) IC socket
JP2659440B2 (ja) 情報カードの封止方法
US20030234446A1 (en) Flat leadframe for a semiconductor package
US6302673B1 (en) Integrated circuit chip mold seal
KR910006570B1 (ko) 자기헤드의 제조방법
JPH0529527A (ja) 半導体装置
JPS61204955A (ja) リ−ドフレ−ム
JP2560194B2 (ja) パッケージ型半導体装置の製造方法
JPH03257836A (ja) 合成樹脂封止型電子部品におけるモールド部の成形方法
JPS6032800Y2 (ja) 電気部品の封入構造
KR200241255Y1 (ko) 플라이백트랜스포머구조
CN114434729A (zh) 半导体装置用的框体的制造方法
JPH0410702Y2 (ko)
JPS6349413A (ja) 半導体装置用樹脂モ−ルド金型装置
JPH11176992A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000711

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee