JP2008177496A - リードフレーム、パッケージ部品、半導体装置およびそれらの製造方法 - Google Patents

リードフレーム、パッケージ部品、半導体装置およびそれらの製造方法 Download PDF

Info

Publication number
JP2008177496A
JP2008177496A JP2007011730A JP2007011730A JP2008177496A JP 2008177496 A JP2008177496 A JP 2008177496A JP 2007011730 A JP2007011730 A JP 2007011730A JP 2007011730 A JP2007011730 A JP 2007011730A JP 2008177496 A JP2008177496 A JP 2008177496A
Authority
JP
Japan
Prior art keywords
lead
resin
lead frame
molding die
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007011730A
Other languages
English (en)
Other versions
JP5004601B2 (ja
Inventor
Asako Kamiyasu
朝子 上安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007011730A priority Critical patent/JP5004601B2/ja
Publication of JP2008177496A publication Critical patent/JP2008177496A/ja
Application granted granted Critical
Publication of JP5004601B2 publication Critical patent/JP5004601B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】樹脂によるフラッシュバリが発生することが無いリードフレーム、パッケージ部品、半導体装置およびそれらの製造方法を提供する。
【解決手段】半導体装置1aは、リード部2と、リード部2と一体成形された樹脂3と、リード部2と樹脂3により形成された平面形状の載置部8に配置された半導体素子5とを備える。リード部2において、載置部8を形成する面に隣接する面に、凸状に形成されたつぶし代10a、10bが位置している。
【選択図】図1

Description

本発明は、リードフレーム、パッケージ部品、リードフレームを用いた半導体装置およびそれらの製造方法に関する。
半導体装置用パッケージ部品には、半導体素子や配線部材と接続されるアイランドおよびリードフレームの一部が露出されて形成されるものがある。従来このような半導体装置の製造方法において、成形用金型でリードフレームを挟持して射出成形する際に、リードフレームの弾性を利用して、成形用金型の内面に密着させる方法が提案されている(例えば、特許文献1参照)。
図6は、上記従来の方法を用いて形成された半導体装置101の構成を示す断面図である。アイランド102a、内部リード102bおよび外部リード102cからなるリードフレーム102が樹脂103に配置されている。アイランド102aには半導体素子104が配置され、半導体素子104は、ワイヤ105により、内部リード102bに接続されている。外部リード102cは、内部リード102bと一体形成され、電圧を印加するための端子として用いられる。半導体素子104は、樹脂103および蓋体106により密閉されている。
図7は、半導体装置101を射出成形用金型111を用いて、射出成形する際の構成を示す断面図である。射出成形用金型111は、上部金型111aおよび下部金型111bにより構成されている。図7(a)は、リードフレーム102を上部金型111aおよび下部金型111bで挟持し、射出成形用金型111のキャビティ113に樹脂103を充填する直前の状態を示す断面図である。図7(b)は、上部金型111aを詳細に示した断面図である。
キャビティ113は、樹脂を成形するために上部金型111a、および下部金型111bにより形成された空洞である。また、外部リード102cは、キャビティ113に樹脂が充填される際に、上部金型111a、下部金型111bに挟持される。突出部112は、上部金型103aに、パーティングフェイス114から突出するように形成されている。
図7(b)に示すように、突出部112において、アイランド102aが配置される部分は平坦に形成され、内部リード102bと接触する部分には傾斜が設けられている。図7(b)に示すように、突出部112のアイランド102aが配置される部分とパーティングフェイス114からの突出量Aは、10〜100μmである。また、突出部112の側面角部のパーティングフェイス114からの突出量Bは、5〜50μmである。
このような構成によれば、リードフレーム102を上部金型111a、および下部金型111bで挟持した際に、突出部112がパーティングフェイス114よりも突出して形成されているので、アイランド102aと内部リード102bとをパーティングフェイス114から突出相当分、部分的に変位させる事になる。このことにより、リードフレーム102は、弾性によってアイランド102aと内部リード102bとが上部金型111a内面に密着する。この状態で、キャビティ113に樹脂を充填すると、アイランド102aおよび内部リード102bと突出部112との間に樹脂103が浸入することを阻止でき、樹脂103のフラッシュバリの発生を抑制することができる。
特開平2−222552号公報
しかしながら、上記従来の構成では、内部リード102bと突出部との綿密な密着が要求されると共に、密着力は内部リード102bが変形する事に対して反発する弾性力のみである。したがって、必ずしも内部リード102bと突出部112との密着が充分では無く、依然としてリードフレームに樹脂のフラッシュバリが生じる場合がある。
また、射出成形の際に内部リード102bに弾性変形を伴うのでリードフレームに残留応力が生じたまま樹脂と接着される。したがって、後に半導体装置として組み立てられる際の加熱を伴うボンディング工程等で、熱膨張などにより、リードフレーム102に応力がかかり、リードフレーム102と樹脂103との剥離が起こり、気密性低下等の品質が低下する場合がある。
本発明は、上記従来の課題を解決するもので、樹脂によるフラッシュバリが発生することが無いリードフレーム、パッケージ部品、半導体装置およびそれらの製造方法を提供することを目的とする。
本発明のリードフレームは、リード部と、前記リード部を接続するフレーム部とを備える。上記従来の課題を解決するために、前記リード部の半導体素子が搭載可能に平面形状に形成された平坦部を有し、前記平坦部の周縁に、前記平坦部を囲むように、凸状につぶし代が形成されたことを特徴とする。
また、本発明のパッケージ部品は、上記リードフレームと、前記リードフレームと一体成形された樹脂とを備え、前記つぶし代は、前記平坦部の面に隣接する面に位置し、前記平坦部と前記平坦部の周縁と前記樹脂とが面一の搭載部を形成することを特徴とする。
また、本発明の半導体装置は、上記パッケージ部品と、前記搭載部に配置された半導体素子を備えたことを特徴とする。
また、本発明のパッケージ部品の製造方法は、成形用金型にリードフレームを狭持して、前記成形用金型のキャビティに樹脂を充填し、前記樹脂を固化させることにより、前記リードフレームと前記樹脂を一体成形する。上記課題を解決するために、前記リードフレームは、請求項1記載のリードフレームであり、前記成形用金型のリードフレームの平坦部が配置される領域のキャビティの厚さが、前記平坦部の厚さより薄く形成され、前記リードフレームを前記成形用金型に狭持させて型締めさせることにより、前記つぶし代をつぶすことを特徴とする。
本発明によれば、成形用金型によりつぶし代がつぶされることにより、樹脂によるフラッシュバリが発生することが無いリードフレーム、パッケージ部品、半導体装置およびそれらの製造方法を提供することができる。
(実施の形態)
図1は、本発明の実施の形態に係る半導体装置1aの構成を示す断面図である。半導体装置1aは、リード部2を有するパッケージ部品4に、半導体素子5が配置され、ポッティング樹脂7により封止されている。なお、リード部2において、搭載部8を形成する側の面を第一主面、第一主面の裏面を第二主面とする。
パッケージ部品4は、リブ13を有する樹脂枠3と第一リード部2aおよび第二リード部2bが一体成形されている。第一リード部2a、および第二リード部2bは、第二主面側が突出した厚板部12a、12bを有している。厚板部12a、12bにおける第一主面には、それぞれ削り代9a、9b、搭載部8が形成されている。搭載部8は、リード部2と樹脂枠3により、平坦に形成されている。搭載部8の第一リード部2aにより形成された領域には、半導体素子5が配置され、ワイヤ6により第二リード部2bに電気的に接続されている。
削り代9a、9bは、第一リード部2a、および第二リード部2bの搭載部8の端部に形成されている。第一リード部2aおよび第二リード部2bそれぞれの搭載部8が形成された面に隣接する面には、つぶし代10a、10bが位置している。
樹脂枠3は、リード部2上に、削り代9a、9bから連続して形成されたリブ13を有する。リブ13と搭載部8により囲まれた領域には、ポッティング樹脂7が充填されており、半導体素子5の劣化を防ぎ、外部からの衝撃に対して半導体素子5への衝撃を緩和することができる。
図2は、パッケージ部品4の構成を示す、(a)は上面図、(b)はA−A断面図、(c)はB−B断面図である。削り代9a、9bは、リブ13に連続するように形成されている。
図3は、パッケージ部品4に加工される前のリード部2の構成を示す(a)は上面図、(b)はC−C断面図である。第一リード部2aと第二リード部2bは、隙間を隔てて配置されている。実際には、第一リード部2aと第二リード部2bは、フレーム枠(図示せず)で繋がっており、これが連続した連続帯として、リード部2が形成されている。
平坦部11a、11bは、図2に示すパッケージ部品4に加工されると、搭載部8となる平面を構成している。削り代9aとつぶし代10aおよび削り代9bとつぶし代10bは、それぞれリード部2の第一主面に平坦部11a、11bを囲むように形成されている。削り代9a、9bは、例えば矩形形状に形成され、図2に示したように、リブ13に連続するように、側面が傾斜に形成されてはいない。つぶし代10a、10bは、それぞれ第一リード部2a、および第二リード部2bにおける平坦部11a、11b上の端部に形成されており、図2に示すように、第一リード部2aおよび第二リード部2bが対向する面には形成されていない。削り代9a、9bとつぶし代10a、10bは、後述する成形用金型に狭持された際に、完全につぶされるか、一部がつぶされる(削られる)かの違いであり、本質的な違いはない。
次に、本実施の形態にかかる半導体装置1aの製造方法について説明する。図4は、半導体装置の製造工程を示す断面図である。まず、図4(a)に示すように、第二主面に、厚板部12a、12bとなる凸部が形成されるように金属板をプレス加工し、リード部2を形成する。つぎに、リード部2をパンチ型21と対向するように配置する。パンチ型21は、プレス加工して転写させる凹凸を反転させた形状の加工面を有する。パンチ型21を用いて、厚板部12a、12bの第一主面をプレス加工することにより、図3に示す削り代9a、9b、つぶし代10a、10b、平坦部11a、11bが形成されたリード部2が形成される。
つぎに、リード部2を成形用金型22で挟持して型締めする。図4(b)は、プレス工程を終えたリード部2を成形用金型22で挟持して型締めした状態を示す断面図である。成形用金型22は、リード部2の第一主面を狭持する第一成形用金型22aと、第二主面を狭持する第二成形用金型22bを有している。第一成形用金型22aには、凸状頂上部が平面形状である突出部23が形成されている。成形用金型22の型締め時において、突出部23と第二成形用金型22bとの間の距離は、平坦部11a、11bと第二主面の間の距離よりも短く形成されている。
第一成形用金型22aと第二成形用金型22bに囲まれたキャビティ24にリード部2を配置し、型締めすると、突出部23がつぶし代10a、10bをつぶし、削り代9a、9bを削る。つぶし代10a、10bの一部および、削り代9a、9bの削られた部分が、突出部23とリード部2の間を埋めて、突出部23とリード部2が密着する。つぶし代10a、10bは、それぞれ第一リード部2a、第二リード部2bの端部から押し出される。第一リード部2aと第二リード部2bは、距離をおいて配置されているので、つぶし代10aとつぶし代10bは接触しない。型締めされることにより、つぶし代10a、10bが形成されていた領域および平坦部11a、11bが面一になる。
つぎに、図4(c)に示すように、キャビティ24へ樹脂3を注入し、固化させる。突出部23とリード部2は、密着していて、間に樹脂3は入り込まない。樹脂3が固化することにより、平坦部11a、11bと樹脂3により搭載部8が形成される。樹脂3が固化すると、図2に示すパッケージ部品4が完成し、成形用金型22から取り出される。
つぎに、搭載部8の第一リード部2aに、1つの電極が接続されるように半導体素子5を配置する。そして、半導体素子5の他の電極にワイヤ6を接続し、ワイヤの他端を搭載部8の第二リード部2bに接続する。つぎに、半導体素子5が配置された搭載部8上にポッティング樹脂7を注入して固化させる。以上の工程により図1に示す半導体装置1aを製造することができる。
本実施の形態にかかるパッケージ部品は、上記のように形成されることにより、搭載部8において樹脂3のフラッシュバリが発生することが無い。また、このパッケージ部品を用いた半導体装置1aにおいて、樹脂のフラッシュバリを除去する工程を経ずに、搭載部8に半導体素子5を配置し、ワイヤ6を接続することができ、電気的接続が確実で信頼性の高いものとする事が可能である。
なお、リード部2における厚板部12a、12bの第2主面を絶縁層で覆う構成としても良い。この構成により、半導体装置1aが金属などに配置された場合においても、第一リード部2aと第二リード部2bがショートしない。
また、半導体装置1aの変形例として、図5に示す半導体装置1bとすることもできる。図5は、半導体装置1bの構成を示す断面図である。半導体装置1bは、半導体装置1aとは、ポッティング樹脂に代えて、リブ13の上端に蓋体14が設けられている点が異なり、他の構成は、半導体装置1aと同様である。蓋体14が設けられることにより、半導体素子5に外部からの力が加わらないようにすることができる。このように構成しても、半導体装置1aと同様の効果を得ることができる。
また、半導体素子5を、発光素子あるいは受光素子とした光半導体装置を構成する場合は、光透過性のポッティング樹脂7あるいは蓋体14を用いる。
本発明の半導体装置は、樹脂のフラッシュバリを抑制し、電気的に信頼性が高いという利点を有し、光半導体装置等の分野において利用可能である。
本発明の実施の形態に係る半導体装置の構成を示す断面図 本発明の実施の形態に係るパッケージ部品の構成を示す、(a)は上面図、(b)はA−A断面図、(c)はB−B断面図 本発明の実施の形態に係るリードフレームの構成を示す、(a)は平面図、(b)はC−C断面図 本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図 同上半導体装置の変形例を示す断面図 従来の半導体装置の構成を示す断面図 (a)は、同上半導体装置を製造するための射出成形用金型の構成を示す断面図、(b)は射出形成用金型の上部金型の構成を示す断面図
符号の説明
1a、1b 半導体装置
2 リードフレーム
2a 第一リード部
2b 第二リード部
3 樹脂枠
4 パッケージ部品
5 半導体素子
6 ワイヤ
7 ポッティング樹脂
8 搭載部
9a、9b 削り代
10a、10b つぶし代
11a、11b 平坦部
12a、12b 厚板部
13 リブ
14 蓋体
21 パンチ型
22 成形用金型
22a 第一成形用金型
22b 第二成形用金型
23 突出部
24 キャビティ

Claims (4)

  1. リード部と、
    前記リード部を接続するフレーム部とを備えたリードフレームにおいて、
    前記リード部は、半導体素子が搭載可能に平面形状に形成された平坦部を有し、前記平坦部の周縁に、前記平坦部を囲むように、凸状につぶし代が形成されたことを特徴とするリードフレーム。
  2. 請求項1記載のリードフレームと、
    前記リード部と一体成形された樹脂とを備え、
    前記つぶし代は、前記平坦部の面に隣接する面に位置し、
    前記平坦部と前記平坦部の周縁と前記樹脂とが面一の搭載部を形成することを特徴とするパッケージ部品。
  3. 請求項2記載のパッケージ部品と、
    前記搭載部に配置された半導体素子を備えたことを特徴とする半導体装置。
  4. 成形用金型にリードフレームを狭持して、前記成形用金型のキャビティに樹脂を充填し、前記樹脂を固化させることにより、前記リードフレームと前記樹脂を一体成形するパッケージ部品の製造方法において、
    前記リードフレームは、請求項1記載のリードフレームであり、
    前記リードフレームの平坦部が配置される前記成形用金型のキャビティの厚さが、前記平坦部の厚さより薄く形成され、
    前記リードフレームを前記成形用金型に狭持させて型締めさせることにより、前記つぶし代をつぶすことを特徴とするパッケージ部品の製造方法。
JP2007011730A 2007-01-22 2007-01-22 パッケージ部品の製造方法および半導体装置の製造方法 Expired - Fee Related JP5004601B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007011730A JP5004601B2 (ja) 2007-01-22 2007-01-22 パッケージ部品の製造方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007011730A JP5004601B2 (ja) 2007-01-22 2007-01-22 パッケージ部品の製造方法および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011166915A Division JP2011238963A (ja) 2011-07-29 2011-07-29 パッケージ部品の製造方法

Publications (2)

Publication Number Publication Date
JP2008177496A true JP2008177496A (ja) 2008-07-31
JP5004601B2 JP5004601B2 (ja) 2012-08-22

Family

ID=39704274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007011730A Expired - Fee Related JP5004601B2 (ja) 2007-01-22 2007-01-22 パッケージ部品の製造方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5004601B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146524A (ja) * 2010-01-14 2011-07-28 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2011238963A (ja) * 2011-07-29 2011-11-24 Panasonic Corp パッケージ部品の製造方法
WO2012014382A1 (ja) * 2010-07-27 2012-02-02 パナソニック株式会社 半導体装置
JP2013125776A (ja) * 2011-12-13 2013-06-24 Dainippon Printing Co Ltd リードフレーム、樹脂付リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP2014064031A (ja) * 2013-12-10 2014-04-10 Dainippon Printing Co Ltd 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP2015041683A (ja) * 2013-08-21 2015-03-02 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにledパッケージおよびその製造方法
JP2015159324A (ja) * 2015-04-30 2015-09-03 大日本印刷株式会社 リフレクタ付きled用リードフレーム及びそれを用いた半導体装置の製造方法
JP2015213198A (ja) * 2011-08-17 2015-11-26 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、光半導体装置、および、光半導体装置用リードフレームの製造方法
US9362473B2 (en) 2010-11-02 2016-06-07 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP2016111067A (ja) * 2014-12-02 2016-06-20 日亜化学工業株式会社 パッケージ、発光装置及びそれらの製造方法
JP2016122823A (ja) * 2014-12-25 2016-07-07 日亜化学工業株式会社 パッケージ、発光装置及びそれらの製造方法
JP2016143814A (ja) * 2015-02-04 2016-08-08 Shマテリアル株式会社 リードフレーム、光半導体装置用樹脂付きリードフレーム及びこれらの製造方法、並びに光半導体装置
JP2016184656A (ja) * 2015-03-26 2016-10-20 Shマテリアル株式会社 リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
US9614138B2 (en) 2014-12-25 2017-04-04 Nichia Corporation Package, light emitting device, and methods of manufacturing the package and the light emitting device
JP2017076806A (ja) * 2016-11-28 2017-04-20 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
US9887331B2 (en) 2010-03-30 2018-02-06 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
JP2019062214A (ja) * 2018-11-27 2019-04-18 日亜化学工業株式会社 発光装置及びその製造方法
JP2019208043A (ja) * 2019-07-16 2019-12-05 日亜化学工業株式会社 パッケージ、発光装置及びそれらの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104838494B (zh) 2013-12-05 2017-06-23 新电元工业株式会社 引线框架、模具、附带贴装元件的引线框架的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379651U (ja) * 1986-11-12 1988-05-26
JPH04290463A (ja) * 1990-12-03 1992-10-15 Motorola Inc 分離型ヒートシンク・ボンディングパッドを有する半導体パッケージ
JPH07130915A (ja) * 1993-11-04 1995-05-19 Goto Seisakusho:Kk 半導体装置用放熱板及びその製造方法
JPH07254622A (ja) * 1995-03-08 1995-10-03 Sanyo Electric Co Ltd 半導体装置とその製造方法
JPH10303354A (ja) * 1997-04-28 1998-11-13 Mitsui High Tec Inc 半導体装置用リードフレーム及びその製造方法
JP2001217271A (ja) * 2000-02-02 2001-08-10 Matsushita Electric Ind Co Ltd 樹脂封止金型およびそれを用いた樹脂封止型半導体装置の製造方法
JP2004047684A (ja) * 2002-07-11 2004-02-12 Renesas Technology Corp 半導体装置
JP2006303216A (ja) * 2005-04-21 2006-11-02 Denso Corp 樹脂封止型半導体装置
JP2007073575A (ja) * 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体発光装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379651U (ja) * 1986-11-12 1988-05-26
JPH04290463A (ja) * 1990-12-03 1992-10-15 Motorola Inc 分離型ヒートシンク・ボンディングパッドを有する半導体パッケージ
JPH07130915A (ja) * 1993-11-04 1995-05-19 Goto Seisakusho:Kk 半導体装置用放熱板及びその製造方法
JPH07254622A (ja) * 1995-03-08 1995-10-03 Sanyo Electric Co Ltd 半導体装置とその製造方法
JPH10303354A (ja) * 1997-04-28 1998-11-13 Mitsui High Tec Inc 半導体装置用リードフレーム及びその製造方法
JP2001217271A (ja) * 2000-02-02 2001-08-10 Matsushita Electric Ind Co Ltd 樹脂封止金型およびそれを用いた樹脂封止型半導体装置の製造方法
JP2004047684A (ja) * 2002-07-11 2004-02-12 Renesas Technology Corp 半導体装置
JP2006303216A (ja) * 2005-04-21 2006-11-02 Denso Corp 樹脂封止型半導体装置
JP2007073575A (ja) * 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体発光装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146524A (ja) * 2010-01-14 2011-07-28 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US9887331B2 (en) 2010-03-30 2018-02-06 Dai Nippon Printing Co., Ltd. LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
WO2012014382A1 (ja) * 2010-07-27 2012-02-02 パナソニック株式会社 半導体装置
US8866279B2 (en) 2010-07-27 2014-10-21 Panasonic Corporation Semiconductor device
US9553247B2 (en) 2010-11-02 2017-01-24 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
CN105845816A (zh) * 2010-11-02 2016-08-10 大日本印刷株式会社 附有树脂引线框及半导体装置
US9412923B2 (en) 2010-11-02 2016-08-09 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9362473B2 (en) 2010-11-02 2016-06-07 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9773960B2 (en) 2010-11-02 2017-09-26 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9899583B2 (en) 2010-11-02 2018-02-20 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
JP2011238963A (ja) * 2011-07-29 2011-11-24 Panasonic Corp パッケージ部品の製造方法
JP2015213198A (ja) * 2011-08-17 2015-11-26 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、光半導体装置、および、光半導体装置用リードフレームの製造方法
JP2013125776A (ja) * 2011-12-13 2013-06-24 Dainippon Printing Co Ltd リードフレーム、樹脂付リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP2015041683A (ja) * 2013-08-21 2015-03-02 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにledパッケージおよびその製造方法
JP2014064031A (ja) * 2013-12-10 2014-04-10 Dainippon Printing Co Ltd 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP2016111067A (ja) * 2014-12-02 2016-06-20 日亜化学工業株式会社 パッケージ、発光装置及びそれらの製造方法
US10224464B2 (en) 2014-12-25 2019-03-05 Nichia Corporation Light emitting device package having lead electrode with varying thickness
US9614138B2 (en) 2014-12-25 2017-04-04 Nichia Corporation Package, light emitting device, and methods of manufacturing the package and the light emitting device
JP2016122823A (ja) * 2014-12-25 2016-07-07 日亜化学工業株式会社 パッケージ、発光装置及びそれらの製造方法
US9893258B2 (en) 2014-12-25 2018-02-13 Nichia Corporation Package, light emitting device, and methods of manufacturing the package and the light emitting device
US11233177B2 (en) 2014-12-25 2022-01-25 Nichia Corporation Light emitting device package having lead electrode with varying thickness
JP2016143814A (ja) * 2015-02-04 2016-08-08 Shマテリアル株式会社 リードフレーム、光半導体装置用樹脂付きリードフレーム及びこれらの製造方法、並びに光半導体装置
JP2016184656A (ja) * 2015-03-26 2016-10-20 Shマテリアル株式会社 リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP2015159324A (ja) * 2015-04-30 2015-09-03 大日本印刷株式会社 リフレクタ付きled用リードフレーム及びそれを用いた半導体装置の製造方法
JP2017076806A (ja) * 2016-11-28 2017-04-20 大日本印刷株式会社 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法
JP2019062214A (ja) * 2018-11-27 2019-04-18 日亜化学工業株式会社 発光装置及びその製造方法
JP2019208043A (ja) * 2019-07-16 2019-12-05 日亜化学工業株式会社 パッケージ、発光装置及びそれらの製造方法

Also Published As

Publication number Publication date
JP5004601B2 (ja) 2012-08-22

Similar Documents

Publication Publication Date Title
JP5004601B2 (ja) パッケージ部品の製造方法および半導体装置の製造方法
US6897428B2 (en) Solid-state imaging device and method for manufacturing the same
US7691678B2 (en) Solid-state imaging device and method for manufacturing the same
US10367127B2 (en) Lead frame including hanger lead, package, and light-emitting device
JP5246662B2 (ja) 半導体装置用パッケージおよびその製造方法
JP5554691B2 (ja) Ledチップ実装用基板の金型、及び、ledチップ実装用基板の製造方法
JP3838571B2 (ja) 固体撮像装置の製造方法
US5587606A (en) Lead frame having deflectable and thereby precisely removed tie bars
JP5206007B2 (ja) パワーモジュール構造
JP3602997B2 (ja) 半導体装置及び半導体装置の製造方法
JP4219943B2 (ja) 固体撮像装置
JP2011238963A (ja) パッケージ部品の製造方法
JP2015103618A (ja) リードフレーム、半導体実装用基板、半導体装置、および、半導体実装用基板の製造方法
JP2006294857A (ja) リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型
JP6856199B2 (ja) 半導体装置の製造方法
JP2011187819A (ja) 樹脂封止型パワーモジュールおよびその製造方法
JP2995119B2 (ja) パワートランジスタ用リードフレームの製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JPH10116846A (ja) 樹脂封止型半導体装置の製造方法およびモールド金型
JP7113291B2 (ja) 電子部品モジュールの外装樹脂成形方法
JP5684632B2 (ja) Ledパッケージ用基板の製造方法
JP4418373B2 (ja) 半導体装置
JP5066833B2 (ja) 半導体パッケージの製造方法
JP3008015B2 (ja) 半導体装置およびその製造方法
JP2020009976A (ja) 樹脂封止金型および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees