KR960032660A - 반도체 장치 및 그 조립 방법 - Google Patents

반도체 장치 및 그 조립 방법 Download PDF

Info

Publication number
KR960032660A
KR960032660A KR1019960003563A KR19960003563A KR960032660A KR 960032660 A KR960032660 A KR 960032660A KR 1019960003563 A KR1019960003563 A KR 1019960003563A KR 19960003563 A KR19960003563 A KR 19960003563A KR 960032660 A KR960032660 A KR 960032660A
Authority
KR
South Korea
Prior art keywords
chip
connection surface
inner lead
gap
device hole
Prior art date
Application number
KR1019960003563A
Other languages
English (en)
Other versions
KR100384437B1 (ko
Inventor
다까유끼 오우찌다
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP06490295A external-priority patent/JP3484554B2/ja
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR960032660A publication Critical patent/KR960032660A/ko
Application granted granted Critical
Publication of KR100384437B1 publication Critical patent/KR100384437B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

TAB(Tape-Automated Bonding)용의 콤팩트형 캐리어 패키지(TCP)로서 조립된 반도체 장치에 관한 것이다. IC 칩(3)은 범프 전극(15)를 구비한 접속 표면을 갖는다. 리드(8)을 실장하고 반도체 칩의 접속면보다 작은 디바이스 홀(21)을 갖고 있는 가요성 기저막(7)은 작은 소정의 갭(22)을 가로질러 IC 칩을 접속면에 대향한다. 디바이스 홀(21)을 통해 기저막(7)로부터 연장하는 내부 리드(8a,8a′)는 IC 칩(3) 상의 범프 전극(15)에 본딩된다. 내부 리드 본딩 및 수지 밀봉 도중에 갭(22)을 유지하기 위해, 칩의 접속면 또는 기저막(7)은 내부 리드(8a,8a′)를 이들의 대응 범프 전극으로부터 변위시키게 하는 변형으로부터 기저막(7)을 보호한다. 밀봉 도중에, 스페이서 돌출부는 밀봉 수지(13)이 갭(22)를 통해 쉽게 흐를 수 있게 하여 칩의 표면과 측면을 균일하게 피복한다.

Description

반도체 장치 및 그 조립 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 장치(업워드-페이싱 방법을 이용한 TCP)의 제1실시예의 단면도

Claims (12)

  1. TCP 패키징용 반도체 조립체에 있어서, 회로를 내장하고 있고, 상기 회로에 결합된 다수의 범프 전극을 구비한 접속면을 갖고 있는 IC 칩; (i) 상기 IC 칩의 접속면보다 작은 디바이스 홀을 갖고 있고 소정의 밀봉 갭 간격으로 상기 IC 칩의 접속면에 대향해 있으며, (ii) 상기 IC 칩의 대응하는 범프 전극에 본딩하기 위해 디바이스 홀을 통해 연장할 수 있는 비부착된 내부 리드부를 갖는 다수의 도전성 리드에 부착되어 있는 가요성 기저막; 및 상기 밀봉 갭 간격과 동일한 높이의 스페이서 돌출부로서, 상기 내부 리드부가 상기 펌프 전극에 본딩되고 밀봉제가 상기 디바이스 홀에 주입될 때 상기 갭 간격을 유지하기 위해 상기 기저막과 상기 칩의 접속면 사이의 상기 디바이스 홀 주위에 배치되어 있는 다수의 스페이서 돌출부를 포함하는 것을 특징으로 하는 반도체 조립체
  2. 제1항에 있어서, 상기 스페이서 돌출부는 상기 IC 칩의 접속면 상에 형성되는 것을 특징으로 하는 반도체 조립체
  3. 제1항에 있어서, 상기 스페이서 돌출부는 상기 IC 칩의 접속면 상에 더미 범프 전극으로서 형성되는 것을 특징으로 하는 반도체 조립체
  4. 제1항에 있어서, 상기 스페이서 돌출부는 반도체 칩의 패시베이션 막 상에 더미 범프 전극으로서 형성되는 것을 특징으로 하는 반도체 조립체
  5. 제1항에 있어서, 상기 스페이서 돌출부는 상기 기저막 상에 형성되는 것을 특징으로 하는 반도체 조립체
  6. 제1항에 있어서, 상기 비부착된 내부 리드부는 상기 IC 칩의 대응하는 범프 전극에 본딩하기 위해 상기 디바이스 홀을 통해 각각 연장할 수 있는 자유 단부를 갖고 있는 것을 특징으로 하는 반도체 조립체
  7. 제1항에 있어서, 상기 비부착된 내부 리드부는 상기 디바이스 홀을 브리지(bridge)하는 것을 특징으로 하는 반도체 조립체
  8. 반도체 장치에 있어서, 회로를 내장하고 있고, 상기 회로에 결합된 다수의 범프 전극을 구비한 접속면을 갖고 있는 IC 칩; (i) 상기 IC 칩의 접속면보다 작은 디바이스 홀을 갖고 있고 소정의 갭 간격으로 상기 IC 칩의 접속면에 대향해 있으며, (ii) 상기 디바이스 홀을 통해 연장하여 상기 IC 칩의 대응 범프 전극에 본딩되는 내부 리드부를 갖는 다수의 도전성 리드에 부착되어 있는 가요성 기저막; 상기 갭 간격과 동일한 높이의 스페이서 돌출부로서, 상기 갭 간격을 유지하기 위해 상기 기저막과 상기 칩의 접속면 사이의 상기 디바이스 홀 주위에 배치되어 있는 다수의 스페이서 돌출부; 및 상기 내부 리드를 덮고, 상기 디바이스 홀을 채우고 상기 IC 칩과 가요성 기저막 사이의 갭 간격을 채우며, 상기 IC 칩의 접속면을 덮는 밀봉제를 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서, 상기 비부착된 내부 리드부는 상기 디바이스 홀을 통해 연장하여 상기 IC 칩의 대응하는 범프 전극에 각각 본딩되는 자유 단부를 갖고 있는 것을 특징으로 하는 반도체 장치.
  10. 제8항에 있어서, 상기 내부 리드부는 상기 디바이스 홀을 브리지하는 것을 특징으로 하는 반도체 장치.
  11. TCP 반도체 장치를 조립하는 방법에 있어서, 회로를 내장하고 있고, 상기 회로에 결합된 다수의 범프 전극을 구비한 접속면을 갖고 있는 IC 칩을 제공하는 단계; (i) 상기 IC 칩의 접속면보다 작은 디바이스 홀을 갖고 있고 소정의 밀봉 갭 간격으로 상기 IC 칩의 접속면에 대향해 있으며, (ii) 비부착된 내부 리드부를 갖는 다수의 도전성 리드에 부착되어 있는 가요성 기저막을 제공하는 단계; 상기 밀봉 갭 간격과 동일한 높이이고, 상기 갭 간격을 유지하기 위해 상기 기저막과 상기 칩의 접속면 사이의 상기 디바이스 홀 주위에 배치되어 있는 다수의 스페이서 돌출부를 제공하는 단계; 및 상기 디바이스 홀을 통해 상기 내부 리드부를 밀어넣어 이들을 상기 IC 칩의 대응 범프 전극에 본딩하는 단계를 포함하는 것을 특징으로 하는 TCP 반도체 장치의 조립 방법
  12. 제11항에 있어서, 상기 디바이스 홀을 채우고 상기 IC 칩과 상기 가요성 기저막 사이의 상기 갭 간격을 채우며 상기 내부 리드부 및 상기 IC 칩의 접속면을 덮기 위해 상기 내부 리드부 상으로 밀봉제를 주입하는 단계를 더 포함하는 것을 특징으로 하는 TCP 반도체 장치의 조립 방법
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960003563A 1995-02-28 1996-02-14 반도체 장치 및 그 조립 방법 KR100384437B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-064902 1995-02-28
JP06490295A JP3484554B2 (ja) 1995-02-28 1995-02-28 半導体装置

Publications (2)

Publication Number Publication Date
KR960032660A true KR960032660A (ko) 1996-09-17
KR100384437B1 KR100384437B1 (ko) 2003-08-21

Family

ID=49515909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003563A KR100384437B1 (ko) 1995-02-28 1996-02-14 반도체 장치 및 그 조립 방법

Country Status (2)

Country Link
KR (1) KR100384437B1 (ko)
TW (1) TW304296B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562312B (en) * 2014-03-24 2016-12-11 Chipmos Technologies Inc Chip-on-film package structure

Also Published As

Publication number Publication date
KR100384437B1 (ko) 2003-08-21
TW304296B (ko) 1997-05-01

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
JP3114403B2 (ja) 半導体圧力センサ
KR960039239A (ko) 반도체 장치
JP3406270B2 (ja) 半導体装置及びその製造方法
KR970063696A (ko) 패키지
KR840006561A (ko) 반도체장치 및 그 조립방법
KR890015399A (ko) 반도체장치의 제조방법
KR960005910A (ko) 반도체 집적 회로 칩상의 범프용 실링구조
KR950021296A (ko) 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법
KR950004467A (ko) 반도체장치 및 그 제조방법
EP0886313A4 (en) RESIN SEALED SEMICONDUCTOR DEVICE, MANUFACTURE OF SUCH DEVICE
KR970024070A (ko) 수지봉지형 반도체장치(resin sealing type semiconductor device)
KR920005309A (ko) 저가의 소거가능하고 프로그램가능한 판독 전용 메모리 팩키지 및 그 제조 방법
US6147398A (en) Semiconductor device package
KR960032660A (ko) 반도체 장치 및 그 조립 방법
JP3161706B2 (ja) 実装半導体装置
US7642642B2 (en) Microcap wafer bonding apparatus
KR960015882A (ko) 반도체 장치
KR970077602A (ko) 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지
JPH0366150A (ja) 半導体集積回路装置
JP2001203302A (ja) 半導体装置の接合構造
JP3082518B2 (ja) 半導体用リードフレーム及び半導体装置
JPS61276245A (ja) 半導体集積回路装置
KR960703272A (ko) 전자소자 팩케이지 및 그 제조방법 (electronic device package and method for manufacturing the same)
KR920013687A (ko) GaAs 전개 소자의 칩 봉입 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 12

EXPY Expiration of term