KR950004467A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR950004467A
KR950004467A KR1019940018446A KR19940018446A KR950004467A KR 950004467 A KR950004467 A KR 950004467A KR 1019940018446 A KR1019940018446 A KR 1019940018446A KR 19940018446 A KR19940018446 A KR 19940018446A KR 950004467 A KR950004467 A KR 950004467A
Authority
KR
South Korea
Prior art keywords
lead
wiring pattern
insulating film
semiconductor chip
semiconductor device
Prior art date
Application number
KR1019940018446A
Other languages
English (en)
Other versions
KR0169274B1 (ko
Inventor
다카유키 오쿠토모
모리히코 이케미즈
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950004467A publication Critical patent/KR950004467A/ko
Application granted granted Critical
Publication of KR0169274B1 publication Critical patent/KR0169274B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 TCP방식의 반도체장치 및 그 제조방법에 있어서, 캐리어 테이프의 평탄성을 유지할 수 있고, 프린트회로기판상으로의 실장을 안정화할 수 있도록 하는 것을 가장 중요한 특징으로 한다.
예컨대, 반도체칩(10)상의 각 전극패드(11)와, 캐리어 테이프(20)의 각 리드(22)의 내부리드부(22a)를 접속전극(30)을 매개로 접합한다. 이 후, 캐리어 테이프(20)의 절연필름(21)을 접착층(40)을 매개로 반도체칩(10)의 표면에 접착한다. 이와 같이 접합의 안정화를 도모함과 더불어 반도체칩(10)의 표면의 평탄도를 이용해서 캐리어 테이프(20)의 평탄성을 확보함으로써 외부리드부(2B)의 평탄성이 손상되는 것을 경감하여 일괄 리플로우 실장에 있어서 실장성의 향상을 도모하는 구성으로 되어 있다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 TCP방식의 반도체장치를 개략적으로 나타낸 구성도, 제2도는 마찬가지로 제1도에 나타낸 제1실시예 장치에서 이용되는 캐리어 테이프의 평면도, 제3도는 마찬가지로 제1도에 나타낸 제1실시예 장치에 금속체를 설치한 경우를 예로 나타낸 구성도, 제4도는 마찬가지로 제1도에 나타낸 제1실시예 장치의 다른 밀봉예를 나타낸 구성도, 제5도는 마찬가지로 제1도에 나타낸 제1실시예 장치의 다른 ILB의 처리예를 나타낸 구성도.

Claims (40)

  1. 반도체칩이 탑재되는 리드프레임의 칩전극과의 비접속부를 상기 반도체칩의 표면에 고착하여 이루어진 것을 특징으로 하는 반도체장치.
  2. 표면에 전극이 설치된 반도체칩과, 리드프레임, 이 리드프레임과 상기 반도체칩의 전극을 전기적으로 접속하는 접속부재 및, 상기 리드프레임의 상기 반도체침과의 비접속부를 상기 반도체칩의 표면에 고착하는 고착부재를 구비하여 이루어진 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서, 상기 리드프레임이 절연필름과 이 절연필름상에 접착층을 매개로 설치된 금속박에 의해 형성된 배선패턴으로 이루어진 것을 특징으로 하는 반도체장치.
  4. 제3항에 있어서, 상기 절연필름이 상기 비접속부로서 상기 고착부재에 의해 상기 반도체칩의 표면에 고착되는 것을 특징으로 하는 반도체장치.
  5. 제3항에 있어서, 상기 배선패턴이 상기 비접속부로서 상기 고착부재에 의해 상기 반도체칩의 표면에 고착되는 것을 특징으로 하는 반도체장치.
  6. 제2항에 있어서, 상기 리드프레임이 금속박에 의해 형성된 배선패턴으로 이루어진 것을 특징으로 하는 반도체장치.
  7. 표면의 중앙부에 전극이 설치된 반도체칩과, 이 반도체칩 보다도 작은 개구를 갖춘 절연필름, 이 절연필름의 상면 또는 아래면의 한쪽에 형성되면서 상기 반도체칩의 전극과 접속되는 내부리드부 및 이 내부리드부로부터 연장된 외부리드부를 갖춘 리드로 형성되는 배선패턴, 이 배선패턴의 상기 리드의 내부리드부와 상기 반도체칩의 전극을 상기 절연필름의 개구내에서 전기적으로 접속하는 접속전극 및, 상기 절연필름 또는 상기 배선패턴의 상기 절연필름의 아래면에 형성된 리드를 상기 반도체칩의 표면에 접착하는 접착제층을 구비하여 이루어진 것을 특징으로 하는 반도체장치.
  8. 제7항에 있어서, 상기 반도체칩의 상면에는 다시 절연 밀봉체가 설치되는 것을 특징으로 하는 반도체장치.
  9. 제8항에 있어서, 상기 절연밀봉체가 수지로 이루어지고, 상기 절연필름의 개구를 덮도록 설치되는 것을 특징으로 하는 반도체장치.
  10. 제7항에 있어서, 상기 절연밀봉체가 수지이고, 상기 절연필름의 개구내에만 설치되는 것을 특징으로 하는 반도체장치.
  11. 제7항에 있어서, 상기 배선패턴의 상기 절연필름의 아래면에 형성된 리드가 상기 접착제층중에 매설되는 것을 특징으로 하는 반도체장치.
  12. 제7항에 있어서, 상기 절연필름의 형성된 상기 배선패턴의 리드에는 다시 금속체가 설치되는 것을 특징으로 하는 반도체장치.
  13. 제12항에 있어서, 상기 금속체가 상기 절연필름의 상면에 형성된 상기 배선패턴의 리드상에 설치되는 것을 특징으로 하는 반도체장치.
  14. 제13항에 있어서, 상기 절연필름의 상면에 형성된 상기 배선패턴의 리드상에 설치되는 상기 금속체가 상기 반도체칩과 동일한 크기이면서 중앙부가 4각으로 파여진 틀상으로 형성된 것을 특징으로 하는 반도체 장치.
  15. 제12항에 있어서, 상기 금속체가 상기 절연필름의 아래면에 형성된 상기 배선패턴의 리드 아래에 설치되는 것을 특징으로 하는 반도체장치.
  16. 제15항에 있어서, 상기 절연필름의 아래면에 형성된 상기 배선패턴의 리드 아래에 설치되는 상기 금속체는 그 두께가 상기 배선패턴의 리드의 성형후의 외부리드부의 길이내로 수납되는 것을 특징으로 하는 반도체장치.
  17. 제15항에 있어서, 상기 절연필름의 아래면에 형성된 상기 배선패턴의 리드 아래에 설치되는 상기 금속체는 그 두께가 상기 반도체칩의 두께와 동일한 것을 특징으로 하는 반도체장치.
  18. 표면에 전극이 설치된 반도체칩과, 이 반도체칩의 전극과 접속되는 내부리드부 및 이 내부리드부로부터 연장된 외부리드부를 갖춘 리드로 형성되는 배선패턴, 이 배선패턴의 상기 리드의 내부리드부와 상기 반도체칩의 전극을 전기적으로 접속하는 접속전극 및, 상기 배선패턴의 리드를 상기 반도체칩의 표면에 접착하는 접착제층을 구비하여 이루어진 것을 특징으로 하는 반도체장치.
  19. 제18항에 있어서, 상기 반도체칩의 상면에는 수지로 이루어진 절연밀봉체가 더 설치되는 것을 특징으로 하는 반도체장치.
  20. 제18항에 있어서, 상기 배선패턴의 리드가 상기 접착제층중에 매설되는 것을 특징으로 하는 반도체장치.
  21. 반도체칩이 탑재된 리드프레임의 칩전극과의 비접속부를 상기 반도체칩의 표면에 고착하도록 하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  22. 반도체칩의 전극과 리드프레임을 접속부재를 매개로 전기적으로 접속하고, 이 후 상기 리드프레임의 상기 반도체칩의 전극과의 비접속부를 상기 반도체칩의 표면에 고착부재에 의해 고착하도록 하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제22항에 있어서, 상기 리드프레임이 절연필름과 이 절연필름상에 접착층을 매개로 설치된 금속박에 의해 형성된 배선패턴으로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  24. 제23항에 있어서, 상기 절연필름이 상기 비접속부로서의 상기 고착부재에 의해 상기 반도체칩의 표면에 고착되어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  25. 제23항에 있어서, 상기 배선패턴이 상기 비접속부로서의 상기 고착부재에 의해 상기 반도체칩의 표면에 고착되어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  26. 제22항에 있어서, 상기 리드프레임이 금속박에 의해 형성된 배선패턴으로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  27. 반도체칩의 표면의 중앙부에 설치된 전극과, 절연필름의 상면 또는 아래면에 형성되면서 내부리드부 및 외부리드부를 갖춘 리드로 형성되는 배선패턴의 상기 내부리드부를 접속전극을 매개로 열압착에 의해 전기적으로 접속하고, 이 후 상기 절연필름 또는 상기 배선패턴의 상기 절연필름의 아래면에 형성된 리드를 상기 반도체칩의 표면에 접착체층에 의해 접착하도록 하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  28. 제27항에 있어서, 상기 반도체칩의 상면에는 다시 절연밀봉체가 설치되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  29. 제28항에 있어서, 상기 절연밀봉체가 수지로 이루어지고, 상기 절연필름의 개구를 덮도록 하여 설치되어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  30. 제28항에 있어서, 상기 절연밀봉체가 수지로 이루어지고, 상기 절연필름의 개구내에만 설치되어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  31. 제27항에 있어서, 상기 배선패턴의 상기 절연필름의 아래면에 형성된 리드가 상기 접착제층중에 매설되어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  32. 제27항에 있어서, 상기 절연필름에 형성된 상기 배선패턴의 리드에는 다시 금속체가 설치되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  33. 제32항에 있어서, 상기 금속체가 상기 절연필름의 상면에 형성된 상기 배선패턴의 리드상에 설치되어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  34. 제33항에 있어서, 상기 절연필름의 상면에 형성된 상기 배선패턴의 리드상에 설치되는 상기 금속체가 상기 반도체칩과 동일한 크기이면서 중앙부가 4각으로 파여진 틀상으로 형성되어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  35. 제32항에 있어서, 상기 금속체가 상기 절연필름의 아래면에 형성된 상기 배선패턴의 리드 아래에 설치되어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  36. 제35항에 있어서, 상기 절연필름의 아래면에 형성된 상기 배선패턴의 리드 아래에 설치되는 상기 금속체는 그 두께가 상기 배선패턴의 리드의 성형후의 외부리드부의 길이내에 수납되는 것을 특징으로 하는 반도체장치의 제조방법.
  37. 제35항에 있어서, 상기 절연필름의 아래면에 형성된 상기 배선패턴의 리드 아래에 설치되는 상기 금속체는 그 두께가 상기 반도체칩의 두께와 동일한 것을 특징으로 하는 반도체장치의 제조방법.
  38. 반도체칩의 표면에 설치된 전극과, 내부리드부 및 외부리드부를 갖춘 리드로 형성되는 배선패턴의 상기 내부리드부를 접속전극을 매개로 열압착에 의해 전기적으로 접속하고, 이후 상기 배선패턴의 리드를 상기 반도체칩의 표면에 접착제층에 의해 접착하도록 하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  39. 제38항에 있어서, 상기 반도체칩의 상면에는 수지로 이루어진 절연밀봉체가 더 설치되어 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  40. 제38항에 있어서, 상기 배선패턴의 리드가 상기 접착제층중에 매설되는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940018446A 1993-07-29 1994-07-28 반도체장치 및 그 제조방법 KR0169274B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP18798193 1993-07-29
JP93-187981 1993-07-29
JP14035294A JP3238004B2 (ja) 1993-07-29 1994-06-22 半導体装置の製造方法
JP94-140352 1994-06-22

Publications (2)

Publication Number Publication Date
KR950004467A true KR950004467A (ko) 1995-02-18
KR0169274B1 KR0169274B1 (ko) 1999-02-01

Family

ID=26472896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018446A KR0169274B1 (ko) 1993-07-29 1994-07-28 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5612259A (ko)
JP (1) JP3238004B2 (ko)
KR (1) KR0169274B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270807B2 (ja) * 1995-06-29 2002-04-02 シャープ株式会社 テープキャリアパッケージ
KR0167297B1 (ko) * 1995-12-18 1998-12-15 문정환 엘.오.씨 패키지 및 그 제조방법
US5807767A (en) 1996-01-02 1998-09-15 Micron Technology, Inc. Technique for attaching die to leads
JPH09270488A (ja) * 1996-01-29 1997-10-14 Fujitsu Ltd 半導体装置の製造方法
JP3404446B2 (ja) * 1996-04-24 2003-05-06 シャープ株式会社 テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
FR2749974B1 (fr) * 1996-06-13 1998-08-14 Bull Sa Procede de montage d'un circuit integre sur un support et support en resultant
KR100216991B1 (ko) * 1996-09-11 1999-09-01 윤종용 접착층이 형성된 리드 프레임
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6008996A (en) 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6544820B2 (en) * 1997-06-19 2003-04-08 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US5879965A (en) 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US6144089A (en) * 1997-11-26 2000-11-07 Micron Technology, Inc. Inner-digitized bond fingers on bus bars of semiconductor device package
US6052289A (en) * 1998-08-26 2000-04-18 Micron Technology, Inc. Interdigitated leads-over-chip lead frame for supporting an integrated circuit die
FR2805083A1 (fr) * 2000-02-10 2001-08-17 Bull Sa Procede de montage et de fabrication de circuits integres sur un support et support en resultant
KR100787678B1 (ko) * 2000-03-10 2007-12-21 스태츠 칩팩, 엘티디. 플립칩 내장형 리드프레임 패키지 및 그 처리과정
US7361531B2 (en) * 2005-11-01 2008-04-22 Allegro Microsystems, Inc. Methods and apparatus for Flip-Chip-On-Lead semiconductor package
WO2009075411A1 (en) * 2007-12-12 2009-06-18 Phicom Corporation Method for arranging a plurality of connecting elements
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US8752766B2 (en) 2012-05-07 2014-06-17 Metrologic Instruments, Inc. Indicia reading system employing digital gain control
US8789759B2 (en) 2012-05-18 2014-07-29 Metrologic Instruments, Inc. Laser scanning code symbol reading system employing multi-channel scan data signal processing with synchronized digital gain control (SDGC) for full range scanning
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
JP2018166083A (ja) * 2017-03-28 2018-10-25 アイシン精機株式会社 電子部品モジュール、及び電子部品モジュールの製造方法
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812421A (en) * 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
US4870476A (en) * 1986-02-13 1989-09-26 Vtc Incorporated Integrated circuit packaging process and structure
FR2598258B1 (fr) * 1986-04-30 1988-10-07 Aix Les Bains Composants Procede d'encapsulation de circuits integres.
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
JPH038352A (ja) * 1989-06-06 1991-01-16 Shinko Electric Ind Co Ltd 半導体装置
JP2528991B2 (ja) * 1990-02-28 1996-08-28 株式会社日立製作所 樹脂封止型半導体装置及びリ―ドフレ―ム
JP3033227B2 (ja) * 1990-05-08 2000-04-17 セイコーエプソン株式会社 半導体装置
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
DE69231290D1 (de) * 1991-12-27 2000-08-31 Fujitsu Ltd Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5214845A (en) * 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
JPH06204285A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5612259A (en) 1997-03-18
KR0169274B1 (ko) 1999-02-01
JP3238004B2 (ja) 2001-12-10
JPH0794553A (ja) 1995-04-07

Similar Documents

Publication Publication Date Title
KR950004467A (ko) 반도체장치 및 그 제조방법
KR930017153A (ko) 반도체 장치
JPS63128736A (ja) 半導体素子
KR950030321A (ko) 반도체장치 및 그 제조방법 및 기판
KR970013239A (ko) 반도체장치 및 그 실장 구조
KR930014905A (ko) 기밀 패키지된 고밀도 상호연결(hdi)전자시스템
KR940022812A (ko) 반도체장치용 패키지 및 반도체장치
KR930024140A (ko) 반도체장치 및 그 제조방법
JPS61198769A (ja) 混成集積回路
JPS59107551A (ja) 半導体装置
KR100220492B1 (ko) 클립 리드 패키지
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPS63244631A (ja) 混成集積回路装置の製造方法
CN216288417U (zh) 一种半导体封装器件
JPS62226636A (ja) プラスチツクチツプキヤリア
JP2005079387A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
KR940003374B1 (ko) 반도체소자 패키지
JPS63209897A (ja) メモリカ−ド
KR940009569B1 (ko) 반도체 패키지
JP2802959B2 (ja) 半導体チップの封止方法
JPH0236280Y2 (ko)
JPH0739244Y2 (ja) 混成集積回路装置
JPS62172744A (ja) 電子回路実装構造
JPH01173747A (ja) 樹脂封止形半導体装置
JPH04321260A (ja) 電子回路モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee