JP3406270B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3406270B2
JP3406270B2 JP2000039302A JP2000039302A JP3406270B2 JP 3406270 B2 JP3406270 B2 JP 3406270B2 JP 2000039302 A JP2000039302 A JP 2000039302A JP 2000039302 A JP2000039302 A JP 2000039302A JP 3406270 B2 JP3406270 B2 JP 3406270B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
sealing body
auxiliary material
semiconductor device
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000039302A
Other languages
English (en)
Other versions
JP2001230347A (ja
Inventor
高 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000039302A priority Critical patent/JP3406270B2/ja
Priority to US09/616,378 priority patent/US6707166B1/en
Publication of JP2001230347A publication Critical patent/JP2001230347A/ja
Application granted granted Critical
Publication of JP3406270B2 publication Critical patent/JP3406270B2/ja
Priority to US10/659,470 priority patent/US6780671B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に薄型化可能な半導体装置及びそ
の製造方法に関するものである。
【０００２】
【従来の技術】この分野の従来技術として、現在、金型
などを使わずに比較的安価で得られるチップ・オン・ボ
ード（COB）実装構造が採用されている。このCOB実装構
造は、基板上に直接半導体チップを搭載し、封止を行う
構造から成っている。図7（a）〜 図7（b）は、従来のC
OB構造を示す図であり、図7（a）は平面図、図7（b）は
図7（a）のA―A'線で切断した断面図である。図7（a）
〜（b）において、1は接着材、2は基板、4は半導体チッ
プ、5は半導体チップの電極、6は基板の電極、7は導電
体、8は封止体、9は封止体流出制限手段である。
【０００３】従来のCOB実装構造による封止体8では、封
止体硬化時の空気の巻き込みを防ぎ、作業効率を高める
という点から粘度の低い液状樹脂を用いる場合が多い。
そのため、従来のCOB実装構造では、半導体チップ4の周
囲に封止体8の基板2上への流れ出しを防止する封止体流
出制限手段、例えば枠9が設けてある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記に
述べたような従来のCOB実装構造では、金型を用いて封
止を行う実装構造に比べ、より安価で半導体装置を得る
ことが可能となる反面、粘度の低い液状樹脂を封止体と
して用いるために枠による表面張力が生じ、封止体が封
止体流出制限手段、つまり枠方向に引っ張られるという
現象が起きてしまう。一般に、ワイヤーボンディング装
置を用いて導電体を形成すると、図7に示したように導
電体の頂点部分7aが形成される。結果、枠により規定さ
れた領域の中心部分において、封止体の厚さを十分に確
保することが難しかった。このため従来のCOB実装構造
では中心部分の封止体の厚さが薄くなった部分で導電体
の頂点部分が露出する恐れがあった。この露出により、
導電体の切断、腐食などが起こりやすく、半導体装置の
信頼性が低下するという問題が生じていた。
【０００５】そこで本発明では、上記の問題点をできる
だけ除去し、市場のニーズに対応した安価で信頼性の高
い、薄型化可能な半導体装置及びその製造方法を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る半導体装置は、基板表面上に搭載さ
れ、表面に電極を有する半導体チップと、基板表面上に
設けられ、半導体チップの側面に対向する側面を有する
封止体流出制限手段と、基板表面上に形成され、半導体
チップと枠間にある電極と、半導体チップ表面上の電極
と基板表面上の電極とを接続する導電体と、半導体チッ
プ表面上に配置した補助材と、封止体流出制限手段と補
助材との間に充填され、かつ、導電体を覆う封止体によ
り構成されるものである。
【０００７】また、本発明に係る半導体装置の製造方法
においては、表面に電極を有する半導体チップを基板表
面上に搭載する工程と、半導体チップの側面に対向する
側面を有する封止体流出制限手段を基板表面上に設ける
工程と、基板表面上の半導体チップと封止体流出制限手
段との間に電極を形成する工程と、半導体チップ表面上
の電極と基板表面上の電極とを導電体により接続する工
程と、半導体チップを含む封止体流出制限手段により規
定された領域の上方に充填カバーを配置する工程と、封
止体流出制限手段と充填カバーとの間に封止体を充填す
る工程と、導電体を封止体により覆う工程から構成され
るものである。
【０００８】
【発明の実施の形態】以下、本発明の実施例を図面を参
照して説明する。図1（a）〜図1（b）は、本発明の第一
の実施例を示す図であり、図１（a）は平面図、図1
（b）は図1（a）のA―A'線で切断した断面図である。
【０００９】第一の実施例では、電極6を有するガラス
エポキシ樹脂からなる基板２上に、半導体チップ4が接
着剤や接着テープといった接着材1により固定されてい
る。このとき図1(b)で示すように、半導体チップ4を搭
載する前に基板2表面に基板上の電極6が形成されている
面よりも低い凹部3領域を設け、その後、凹部3領域上に
半導体チップ4を搭載すると、より薄型化した半導体装
置を得ることができる。ここで、凹部3領域は基板2を削
ることによって得られる。
【００１０】次に、半導体チップ表面にある電極5と基
板表面上の電極6を、導電体7により電気的に接続する。
この実施例では、導電体7として周知のワイヤーボンデ
ィング装置により形成される金属細線が用いられる。こ
こで、基板上の電極6の一端には導電体7が接続され、他
端には基板2の同一表面上に設置された、例えばコンデ
ンサー等の外部端子（図示せず）、若しくは基板2の裏
面上に設置された外部端子11等が基板2の裏面に通じる
バイヤホール10により接続されている。
【００１１】更に、半導体チップ4と導電体7の周囲、正
確には、半導体チップ4の側面に対向する側面を有する
ような封止体8の流れ出しを防ぐ封止体流出制限手段を
設ける。なお、本実施例以降では、封止体流出制限手段
として半導体チップ4及び導電体7を取り囲む枠9を設け
ている。その後、半導体チップ4表面上に補助材101を設
置する。最後に、補助材101と枠9との間に封止体8を注
入し、半導体チップ4と導電体7を封止する。
【００１２】なお、枠型を模った開口部をもつマスクの
上から枠用樹脂を印刷塗布する方法、マスクを用いずに
エアー圧力を利用して、枠用樹脂を軌跡を描くように吐
出する方法、あるいは、あらかじめ成形性の良い樹脂、
例えばエポキシ樹脂で形成した枠を固定する方法などに
より、封止体流出制限手段である枠9が形成、設置され
る。
【００１３】また、補助材101は成形や取り扱いの容易
さなどにより樹脂によって形成されることが望ましく、
例えばエポキシ樹脂等の熱に強い成形性に優れた材料に
より予め形成し、半導体チップ4表面上に載せる方法、
また、同じく熱に強く、硬化前の粘度が比較的高いエポ
キシ等の樹脂を上から垂らすようにし、半導体チップ4
表面上に直接形成する方法などにより設置される。ここ
で、前者の方法によると、均一な大きさ、高さをした補
助材101を配置することが可能となる。また、後者の方
法を用いると、前者の方法に比べ、より少ない工程で補
助材101を配置することが可能となる。
【００１４】本発明では、補助材を半導体チップ上に設
置すると、補助材が有する距離の分だけ枠との距離を近
くすることができる。この結果、封止体が充填される部
分の距離が短くなるために封止体が受ける表面張力の影
響は小さくなり、注入された封止体の下がり幅を抑える
ことが可能となる。封止体の下がり幅をできる限り抑え
る為には、枠9と補助材101との距離はより近いほど発明
の効果を得ることができる。
【００１５】その為、枠9と補助材101との距離はできる
限り近くなるほうが良い。そこで、本実施例の図1
（a）,（b）に示すように補助材101は、直方体で、か
つ、半導体チップ4表面にある電極5部分を除く全体を占
めるような大きさであることが望ましい。また、ここで
配置する補助材の形状としては、補助材を配置すること
により、枠9との距離を近くすることができればよい
為、中心部分に空間を有する形状の補助材を用いても十
分にこの発明の効果を得ることができる。しかし、図1
（a）,（b）に示すように中心部分に空間をもたない補
助材101を用いた方が、半導体チップ4をより確実に保護
することが可能である。
【００１６】加えて、本実施例で封止体流出制限手段で
ある枠9は、半導体チップ4及び導電体7を完全に取り囲
むように設置している。しかし、本発明において枠9は
注入された封止体の流出を制限し、枠9と補助材101の間
に注入された封止体8によって導電体7が封止されるもの
であればよい。その為、設置する封止体流出制限手段の
形状は半導体チップ4と導電体7を完全に取り囲む形状で
ある必要はない。
【００１７】以上のように、第一の実施例では、封止体
流出制限手段である枠9をもつ半導体装置の半導体チッ
プ4上に補助材101を配置することで、封止体8の基板2上
への流れ出しを防ぎ、同時に、封止体が表面張力の影響
を受ける距離を短くすることができる。その結果、注入
した封止体8の下がり幅を抑えることが可能となり、導
電体7、特に導電体の頂点部分7aを封止体8で確実に封止
することができるようになる。このように、本実施例に
よれば、従来、半導体装置の信頼性低下を招く大きな原
因となっている導電体7の露出を防ぐことができ、高い
信頼性を維持した半導体装置を得ることが可能となる。
【００１８】次に、第二の実施例を示す。図2（a）〜
（b）は、本発明の第二の実施例を示す図であり、図2
（a）は平面図、図2（b）は図2（a）のA―A'線で切断し
た断面図である。また、図1（a）〜（b）と同一物は同
じ符号を用いている。
【００１９】この第二の実施例では、補助材の上面201b
が金属細線7の上方に位置する補助材201を半導体チップ
4表面上に配置し、先の実施例同様に封止を行う。この
際、本実施例においても、先の実施例同様に、半導体チ
ップ4は凹部3領域に搭載する方が良い。
【００２０】ここで、設置する補助材は、図2(a)のA-A'
線で切断した断面が台形となるような、つまり、半導体
チップ4に接する下面201aの面積よりもそれに対する上
面201bの面積の方が広い四角柱や円柱等の形状をしたも
のである。また、この時、導電体7が接近する補助材の
側面と導電体7とが所定距離だけ離れている形状を有す
る補助材を設けると、補助材の側面との接触による導電
体の切断を回避することができ、歩留まりの低下を防ぐ
ことが可能となる。
【００２１】なお、本実施例においても第一の実施例と
同様に、枠9と補助材101との距離はできる限り近くする
方がより良い効果を得ることができる。そのため、補助
材201は、図2（a）のA―A'線で切断した断面が台形の四
角柱で、かつ、半導体チップ4に接する面201aと対向す
る面201bが半導体チップ4上全体を占めるような大きさ
のものであることが望ましい。
【００２２】このように、第二の実施例では、導電体の
頂点部分7a上部にも存在する補助材201を用いること
で、第一の実施例の場合に比べ、補助材201と封止体流
出制限手段である枠9との距離を更に縮めることが可能
となる。その結果、表面張力の影響をより一層抑えるこ
とが可能となり、更に、保護したい導電体の頂点部分7a
を確実に封止することができるようになる。
【００２３】次に、第三の実施例を示す。図3及び図4
（a）〜（d）は、本発明の第三の実施例を示す図であ
り、図3は平面図、図4（a）〜（d）は、それぞれの工程
を図3のA―A'線で切断した方向から見た断面図である。
また、図1（a）〜（b）と同一物は同じ符号を用いてい
る。
【００２４】この第三の実施例では、図4(a) 〜（b）に
示すように、まず、枠9の高さよりも高い位置に存在す
る補助材301を半導体チップ4上に配置し、先の実施例同
様に封止を行う。もちろん、この場合も、半導体チップ
4は凹部3領域に搭載する方が良い。
【００２５】更に、図4(c) 〜（d）に示すように、封止
体8が硬化した後、ドリル12を使ったミーリングや研磨
等により補助材301を削り、枠9と補助材301と封止体8と
で略同一平面を構成する。ここで、略同一平面を構成す
る高さについては、導電体7が確実に封止体に覆われる
ことが必要であるため、導電体の頂点部分7aより上方50
μｍ以上の高さに構成されることが望ましい。
【００２６】また、枠9や封止体8が導電体の頂点部分7a
の上方50μｍよりも高い位置にある場合、補助材301だ
けでなく、枠9及び封止体8も同時に削ると、より薄型の
半導体装置を容易に得ることが可能となる。
【００２７】このように、第三の実施例では、枠9の高
さよりも高い位置に存在する補助材301を用いること
で、補助材の側面がより高い高さに存在する為、第一及
び第二の実施例の場合に比べ、より高い位置に封止体8
が引き付けられ、封止体8の下がり幅を抑えることが可
能となる。更に本実施例では、補助材301と枠9の間に封
止体8を注入した後、補助材301、及び、枠9と封止体8を
削り、同一平面を構成する。この封止体8注入後の削り
を行うことにより、削りを行わない先の第一及び第二の
実施例に比べ、全体の高さの調節が容易となる。その結
果、容易に導電体7を封止する最低の高さに平面を形成
することが可能となり、全体の厚さを薄型化した半導体
装置を確実に得ることができるようになる。
【００２８】続いて、第四の実施例を示す。図5及び図6
（a）〜（d）は、本発明の第四の実施形態を示す図であ
り、図5は平面図、図6（a）〜（d）は図5のA―A'線で切
断した断面図であり、各工程を表している。また、図1
（a）〜（b）と同一物は同じ符号を用いている。
【００２９】第四の実施例では、先の実施例と同様に、
電極6を有するガラスエポキシ樹脂からなる基板２表面
に凹部3領域を設け、その凹部3領域に半導体チップ4が
接着剤や接着テープといった接着材1により固定されて
いる。次に、半導体チップ4表面上にある電極5と基板表
面上の電極6を、導電体7により電気的に接続する。更
に、半導体チップ4と金属細線7の周囲、半導体チップ4
の側面に対向する側面を有するような封止体流出制限手
段である枠9を設ける。
【００３０】その後、図6(a) に示すように、半導体チ
ップ4を含み、枠9により規定された領域の上方、導電体
7が確実に封止される高さに充填カバー401を配置する。
ここで封止体流出制限手段により規定された領域、つま
り枠9領域とは封止体流出制限手段である枠9によって仕
切られた半導体チップ4と導電体7を含む領域のことであ
り、上方に設けられる充填カバー401とは枠9により規定
された領域に封止体8を注入する際に封止体を抑える為
のものである。続いて、図6（b）〜（c）に示すよう
に、充填カバー401と枠9に囲まれた領域へ、封止体8を
注入し、半導体チップ4と導電体7を封止する。更に、図
6(d) に示すように、封止体8が硬化した後、充填カバー
401を除去し、半導体装置を形成する。この際、充填カ
バー401の封止体8（本実施例では、エポキシ樹脂）と接
する面401aに、予め、封止樹脂との接着を抑える効果を
有する樹脂剥離剤を塗布しておくと、封止体8注入後、
より簡単に充填カバーを除去することができるようにな
る。
【００３１】ここで、充填カバー401は、注入される封
止体8の高さが最も基板2表面上より離れている部分、つ
まり導電体の頂点部分7aより50μm以上になる位置に配
置する。本実施例では、図5で示すように、枠9領域と同
じ大きさである充填カバー401を枠9の上に配置し、封止
を行っている。
【００３２】しかし、本発明において、充填カバー401
は注入される封止体8の高さが導電体の頂点部分7aより5
0μm以上になるよう配置されればよい。そのため、枠9
の高さが導電体の頂点部分7aよりも50μm以上高い場合
などでは、枠9によって規定された領域よりも小さい面
積の充填カバー401を枠9との間に空間をもつよう上方に
配置し、封止を行えばよい。この時の充填カバー401を
配置する高さとしては、枠9の高さよりも低い位置、で
きれば導電体の頂点部分7aから50μmの高さであること
が望ましい。また、この場合も、封止体8硬化後、第三
の実施例と同様に枠9及び封止体8の削りを行えば、より
容易に薄型半導体装置を得ることが可能となる。
【００３３】なお、充填カバー401の形状についても、
先の実施例と同様、枠9と充填カバー401との距離ができ
る限り近い程、封止体8が受ける表面張力の影響を小さ
くでき、封止体の下がり幅を抑えることができる。その
ため、充填カバー401は、枠に対応する形状であること
が望ましい。
【００３４】加えて、本実施例では、図5に示したよう
に、枠領域と充填カバーとの間に存在する気体を排出す
る開口部を有する、例えば格子状をした充填カバー401
を用いている。このように開口部を有する充填カバーを
用いることで、開口部を持たない充填カバーを用いた場
合に比べ、封止体8を注入する際に枠領域と充填カバー
との間に存在する気体、例えば空気を逃げやすくするこ
とができる。その結果、封止体の広がる速度が上がり、
封止効率を向上させること可能となる。この際、配置す
る充填カバーは少なくとも導電体の頂点部分7a上に存在
していることが望ましく、そのような形状の充填カバー
を用いることで最も露出し易い導電体の頂点部分7aの封
止を確実に行うことができるようになる。更にここで、
封止体8を注入する領域の任意の2個所、例えば対角線上
に樹脂注入口と空気吸引口を設け、封止体8注入する際
に枠9と充填カバー401内にある空気の吸引を同時に行う
ようにすれば、封止体8の広がる速度は更に速くなり、
より封止に必要な時間を短縮することも可能となる。
【００３５】この第四の実施例では、予め用意した充填
カバー401を配置し、封止を行う。そのため、それぞれ
の半導体装置を製造する毎に補助材を用意し、封止を行
う先の3つの実施例に比べ、1枚の充填カバー401を用い
るのみで封止を行えるので、より低コストで半導体装置
を製造することが可能となる。また、各半導体装置を製
造する際、同じ１つの充填カバー401を用いて封止を行
うため、補助材の形状等のバラツキによる封止ミスを防
ぐことも可能である。
【００３６】更に、充填カバー401を用いる本実施例の
場合、充填カバー401を配置する高さを容易に変えるこ
とができるので、各半導体装置のワイヤーボンドによる
導電体の頂点の高さの誤差を考慮した上で、封止を行う
ことができる。これにより、最も薄型の半導体装置を得
ることが可能となる。
【００３７】
【発明の効果】以上詳細に説明したように、この発明に
よれば、基板表面に封止体流出制限手段である枠を設け
た半導体装置において、補助材及び充填カバーを用いて
封止を行うことで、枠による表面張力の影響を受ける距
離を短くし、封止体の下がり幅を抑えることが可能とな
り、また、中心部分の封止体の厚さを十分に確保するこ
とができるようになる。その結果、従来の半導体装置に
比べ、導電体の露出を防ぎ、更に全体の厚さを薄型化し
た半導体装置を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示す平面図及び断面図
である。
【図２】本発明の第二の実施例を示す平面図及び断面図
である。
【図３】本発明の第三の実施例を示す平面図である。
【図４】本発明の第三の実施例の各工程を示す断面図で
ある。
【図５】本発明の第四の実施例を示す平面図である。
【図６】本発明の第四の実施例の各工程を示す断面図で
ある。
【図７】従来の半導体装置を示す平面図である。
【符号の説明】
1 着材 2 基板 4 半導体チップ 5 半導体チップの電極 6 基板の電極 7 導電体 8 封止体 9 枠 101 補助材
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 21/56 H01L 23/12 H01L 23/29 H01L 23/31

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】基板表面上に搭載され、表面に電極を有す
    る半導体チップと、 前記基板表面上に設けられ、前記半導体チップの側面に
    対向する側面を有する封止体流出制限手段と、 前記基板表面上に形成され、前記半導体チップと前記封
    止体流出制限手段にある電極と、 前記半導体チップ表面上の電極と前記基板表面上の電極
    とを接続する導電体と、 前記封止体流出手段の側面と対向する側面を備えるとと
    もに、前記半導体チップ表面上に配置される補助材と、 前記封止体流出制限手段の側面と前記補助材の側面との
    間に充填され、かつ、前記導電体を覆う封止体とを有
    し、 前記封止体流出制限手段と前記補助材とは略同一平面を
    構成することを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記半導体チップを搭載する領域の前記基板表面に凹部
    を設け、前記凹部に前記半導体チップを搭載することを
    特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、 前記半導体チップは前記補助材と前記封止体により覆わ
    れていることを特徴とする半導体装置。
  4. 【請求項４】 請求項１記載の半導体装置において、 前記補助材の上面は前記金属細線の上方に位置し、前記
    補助材の上面は対向する下面よりも広い面積を有するこ
    とを特徴とする半導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、 前記導電体が接近する前記補助材の側面と前記導電体と
    は、所定距離だけ離間していることを特徴とする半導体
    装置。
  6. 【請求項６】 請求項１記載の半導体装置において、 前記補助材は樹脂からなること特徴とを特徴とする半導
    体装置。
  7. 【請求項７】 表面に電極を有する半導体チップを基板
    表面上に搭載する工程と、 前記半導体チップの側面に対向する側面を有する封止体
    流出制限手段を前記基板表面上に設ける工程と、 前記半導体チップ表面上の電極と前記封止流出制限手段
    の側面と前記半導体チップの側面との間に設けられる前
    記基板表面上の電極とを導電体により接続する工程と、 前記半導体チップ表面上に、前記封止体流出手段の側面
    と対向する側面を備える補助材を配置する工程と、 前記封止体流出制限手段の側面と前記補助材の側面との
    間に充填される封止体と前記封止体流出制限手段と前記
    補助材とで略同一平面を構成し、前記封止体により前記
    導電体を覆う工程とを有することを特徴とする半導体装
    置の製造方法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法に
    おいて、 前記略同一平面を構成する工程は、前記補助材を研削す
    る工程を有することを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 請求項７記載の半導体装置の製造方法に
    おいて、 前記半導体チップを搭載する工程は、前記基板表面上に
    凹部を形成した後、前記凹部の底面に前記半導体チップ
    を搭載することを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 請求項７記載の半導体装置の製造方法
    において、 前記補助材は樹脂からなることを特徴とする半導体装置
    の製造方法。
JP2000039302A 2000-02-17 2000-02-17 半導体装置及びその製造方法 Expired - Fee Related JP3406270B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000039302A JP3406270B2 (ja) 2000-02-17 2000-02-17 半導体装置及びその製造方法
US09/616,378 US6707166B1 (en) 2000-02-17 2000-07-13 Semiconductor devices and manufacturing method thereof
US10/659,470 US6780671B2 (en) 2000-02-17 2003-09-11 Method of encapsulating conductive lines of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000039302A JP3406270B2 (ja) 2000-02-17 2000-02-17 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003017325A Division JP3903012B2 (ja) 2003-01-27 2003-01-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001230347A JP2001230347A (ja) 2001-08-24
JP3406270B2 true JP3406270B2 (ja) 2003-05-12

Family

ID=18562887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000039302A Expired - Fee Related JP3406270B2 (ja) 2000-02-17 2000-02-17 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6707166B1 (ja)
JP (1) JP3406270B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法
CN1288750C (zh) * 2001-11-23 2006-12-06 皇家飞利浦电子股份有限公司 半导体器件和包封集成电路的方法
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
WO2005114730A1 (ja) * 2004-05-20 2005-12-01 Spansion Llc 半導体装置の製造方法および半導体装置
JP2006013170A (ja) * 2004-06-25 2006-01-12 Matsushita Electric Works Ltd 電子部品並びに電子部品の製造方法
JP4265997B2 (ja) * 2004-07-14 2009-05-20 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
CN100435361C (zh) * 2005-05-31 2008-11-19 新灯源科技有限公司 半导体发光元件封装结构
EP1913641A1 (en) * 2005-07-28 2008-04-23 Nxp B.V. A package and manufacturing method for a microelectronic component
WO2007046197A1 (ja) * 2005-10-20 2007-04-26 Murata Manufacturing Co., Ltd. 回路モジュールおよびこの回路モジュールを用いた回路装置
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
DE102006060411B3 (de) * 2006-12-20 2008-07-10 Infineon Technologies Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
CN101663750B (zh) * 2007-03-23 2011-06-29 富士通株式会社 Rfid标签及其制造方法
JP5183642B2 (ja) * 2007-12-20 2013-04-17 アイシン・エィ・ダブリュ株式会社 半導体装置およびその製造方法
JP5388673B2 (ja) * 2008-05-07 2014-01-15 パナソニック株式会社 電子部品
JP2010118555A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置
US8560104B2 (en) * 2009-10-14 2013-10-15 Stmicroelectronics, Inc. Modular low stress package technology
JP2011176112A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路及びその製造方法
FR2986902A1 (fr) * 2012-02-09 2013-08-16 Pixinbio Procede d'assemblage d'un dispositif portable d'analyse d'echantillon biologique
US10410942B2 (en) * 2017-11-27 2019-09-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122974A (ja) 1973-03-27 1974-11-25
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
JP2585006B2 (ja) * 1987-07-22 1997-02-26 東レ・ダウコーニング・シリコーン株式会社 樹脂封止型半導体装置およびその製造方法
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
JP2816239B2 (ja) * 1990-06-15 1998-10-27 株式会社日立製作所 樹脂封止型半導体装置
DE69131784T2 (de) * 1990-07-21 2000-05-18 Mitsui Chemicals Inc Halbleiteranordnung mit einer Packung
JPH05218116A (ja) 1992-01-30 1993-08-27 Sumitomo Bakelite Co Ltd 半導体搭載装置
JP3596830B2 (ja) * 1995-11-27 2004-12-02 株式会社ルネサステクノロジ 半導体装置の入力保護回路
JPH1012825A (ja) * 1996-06-26 1998-01-16 Oki Electric Ind Co Ltd 半導体集積回路装置
JP2976917B2 (ja) * 1997-03-31 1999-11-10 日本電気株式会社 半導体装置
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6780671B2 (en) 2004-08-24
US20040048421A1 (en) 2004-03-11
US6707166B1 (en) 2004-03-16
JP2001230347A (ja) 2001-08-24

Similar Documents

Publication Publication Date Title
JP3406270B2 (ja) 半導体装置及びその製造方法
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US7268436B2 (en) Electronic device with cavity and a method for producing the same
KR100918745B1 (ko) 반도체 장치 및 그 제조 방법
US5682065A (en) Hermetic chip and method of manufacture
KR940007951B1 (ko) 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법
US20030009864A1 (en) Method for fabricating surface acoustic wave filter package
JP2000156433A (ja) 電子装置
US20030218237A1 (en) Apparatus and method for molding a semiconductor die package with enhanced thermal conductivity
JP3427874B2 (ja) 樹脂封止型半導体装置とその製造方法
JPH0815165B2 (ja) 樹脂絶縁型半導体装置の製造方法
JP2003264204A (ja) 半導体装置の製造方法
JP3274343B2 (ja) 半導体装置
WO2000028589A1 (en) A plastic package having an air cavity and manufacturing method thereof
JP3168858B2 (ja) Ｃｃｄモジュールの樹脂封止方法
JP3233990B2 (ja) 半導体装置及びその製造方法
JP4569048B2 (ja) 面実装型半導体パッケージおよびその製造方法
JP3325410B2 (ja) 半導体装置の製造方法
JP2000304638A (ja) センサチップの接合構造
JP4071121B2 (ja) 半導体装置
JP3013611B2 (ja) 半導体装置の製造方法
JP2003060131A (ja) 半導体装置及びその製造方法
JPH0969600A (ja) 樹脂封止型半導体装置の構造および製造方法
JPH08330344A (ja) 半導体装置
JP2003332514A (ja) リードフレームおよび樹脂封止型半導体装置並びにその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080307

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090307

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100307

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120307

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees